自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 收藏
  • 关注

原创 ISERDES2 DDR模式10:1采样

ISERDES2原语DDR模式10:1数据串并转换

2024-06-04 09:00:47 271

原创 Xilinx中ISERDESE2串并转换模块的使用

ISERDES2原语

2024-06-03 18:46:18 949

原创 明德扬状态机方法实现1101序列检测VHDL代码

明德扬四段状态机方法实现1101序列检测VHDL代码

2023-05-26 16:05:00 457 1

原创 4、VHDL中的运算操作符

VHDL常见数据类型总结

2023-05-26 15:18:59 3859 1

原创 3、VHDL的STD_LOGIC_1164包常见数据类型转换

VHDL中BIT、BIT_VECTOR与STD_LOGIC、STD_LOGIC_VECTOR直接的转换。

2023-05-26 10:55:07 942 1

原创 2、VHDL的STD_LOGIC_ARITH包常见数据类型转换

将数据类型为integer,unsigned,signed,std_logic或std_ulogic的操作数p转换成integer类型,不包括STD_LOGIC_VECTOR。:将数据类型为integer,signed,std_logic或std_ulogic的操作数p转换成宽度为b的unsigned的数据类型。:将数据类型为integer,unsigned,std_logic或std_ulogic的操作数p转换成宽度为b的signed的数据类型。例:integer转换成std_logic_vector。

2023-05-25 15:25:48 1491

原创 VHDL常见库的学习

IEEE.STD_LOGIC_ARITH.ALL后。

2023-05-25 11:23:45 661 1

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除