该博客讨论了《Design of Analog CMOS Integrated Circuits》第11章的内容，主要聚焦于纳米尺度下的晶体管设计考虑，包括短沟效应、深亚微米影响、跨导缩放等。文章详细阐述了在40nm工艺下晶体管的行为，并介绍了如何针对给定参数设计晶体管。此外，还探讨了运算放大器的设计例子，如两极放大器和高速放大器的补偿策略，强调了高精度和高速度设计中的挑战和解决方案。
Design of Analog CMOS Integrated Circuits Chap11(Razavi)
Nanometer Design Studies
Transistor Design Considerations
- 纳米尺度的MOSFET的大信号behavior与前面推导的长沟器件模型有比较大的差别，存在短沟效应，平方律不能很好拟合。小信号模型仍然成立，但gm、rO的表达式和偏置条件都要重新定义
- 40nm工艺下晶体管饱和区和线性区分界点不明显，一个大概的分界点是Vds=200mV。（奇怪的一点是这个分界点与Vgs无关）
Deep-Submicron Effects
-
速度饱和：当晶体管长度缩小到很小时（40nm），可能在Vds达到Vov之前就进入饱和区，然后迅速进入速度饱和区。速度饱和区晶体管gm随着Id和Vov的变化保持恒定
g m = W C o x v s a t g_{m}=WC_{ox}v_{sat} gm
最低0.47元/天 解锁文章
扫一扫
3909
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
