bitart
码龄7年
关注
提问 私信
  • 博客:27,375
    27,375
    总访问量
  • 13
    原创
  • 318,706
    排名
  • 219
    粉丝
  • 4
    铁粉
IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:吉林省
  • 加入CSDN时间: 2018-06-02
博客简介:

bitart的博客

博客描述:
图像处理算法定制与硬件平台开发: ebitart@126.com
查看详细资料
  • 原力等级
    当前等级
    1
    当前总分
    96
    当月
    0
个人成就
  • 获得86次点赞
  • 内容获得8次评论
  • 获得219次收藏
创作历程
  • 5篇
    2024年
  • 7篇
    2019年
  • 3篇
    2018年
成就勋章
TA的专栏
  • VC709开发板
    5篇
  • FPGA
    2篇
  • 开发工具
    3篇
  • 嵌入式图像处理
    3篇
  • 数字通信
    1篇
  • SMPTE
    3篇
兴趣领域 设置
  • 人工智能
    深度学习神经网络图像处理
创作活动更多

开源数据库 KWDB 社区征文大赛,赢取千元创作基金!

提交参赛作品,有机会冲刺至高2000元的创作基金,快来参与吧!

去参加
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

基于VC709构建FPGA开发学习平台(一)-系统时钟与LED

板卡上J31和J32 SMA连接器直接连接在FPGA的MRCC管脚,用作时钟输入时,可以替代系统时钟作为FPGA的时钟源;用作输出时,可将FPGA的时钟输出至片外用于测试或其他目的。板卡包含两组DDR,每一组DDR提供了一个200MHz的参考时钟,在生成MIG时,直接指定引脚即可。
原创
发布博客 2024.04.10 ·
1334 阅读 ·
19 点赞 ·
0 评论 ·
21 收藏

基于VC709构建FPGA开发学习平台(六)-光纤接口硬件测试

采用外部光纤回环的方式对光纤部分硬件进行了测试,并对常见的问题进行了参考说明
原创
发布博客 2024.04.07 ·
1231 阅读 ·
19 点赞 ·
0 评论 ·
12 收藏

基于VC709构建FPGA开发学习平台(五)-光纤接口AuroraIP例化与仿真测试

对Aurora IP进行仿真验证测试
原创
发布博客 2024.03.30 ·
654 阅读 ·
7 点赞 ·
0 评论 ·
20 收藏

基于VC709构建FPGA开发学习平台(四)-光纤接口AuroraIP设置与分析

Aurora IP的设置以及EXAMPLE_DESIGN的详细分析
原创
发布博客 2024.03.25 ·
1457 阅读 ·
7 点赞 ·
0 评论 ·
15 收藏

基于VC709构建FPGA开发学习平台(三)-GTH的参考时钟

详细介绍VC709板卡的GT_REFCLK时钟方案,包含SI5324的配置过程与数据
原创
发布博客 2024.03.22 ·
891 阅读 ·
8 点赞 ·
5 评论 ·
16 收藏

FPGA开发点滴(3):深入研究sublime text 3的代码高亮与主题配色

1.需预知的概念1.1 .tmLanguage文件由textMate编辑器所采用的一种类XML语言。通过定义一个的键值对(Key Value pairs)的表来工作(syntax definitions are arrays of regular expressions paired with scope names),其中,键(Key)为正则表达式;而表达式所匹配的语句的归属类型即为值(v...
原创
发布博客 2019.07.17 ·
756 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

《SMPTE 291M - 1998 辅助数据包与辅助空间格式化》 阅读整理

1.范围1.1
翻译
发布博客 2019.03.25 ·
1297 阅读 ·
2 点赞 ·
0 评论 ·
8 收藏

《SMPTE RP 168-2002》阅读整理

RP168全称为Definition of Vertical Interval Switching Point for Synchronous Video Switching,即用于同步视频切换的垂直间隔切换点定义。1 范围定义了传输视频和数据的串行数字、模拟接口切换点switching point的行号line number和行时序line timing,其目的是最小化有效负载区域的数据错...
原创
发布博客 2019.03.18 ·
837 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

《SMPTE 292 - 1998 HDTV的数字接口》 阅读整理

HDTV的数字接口1.范围HDTV,1.485Gbps串行比特数字接口;2. 数据源格式Y,CB,CR均为10 bit,其中 Y为一个10bit并行的数据流,CB/CR复用另一个10bit并行数据流;每一个视频行被分割为4个区域:SAV(start of active video)—数字有效视频—EAV(end of active video)—行消隐,如下图所示:源的参数...
原创
发布博客 2019.03.14 ·
3394 阅读 ·
5 点赞 ·
0 评论 ·
25 收藏

【高速接口-RapidIO】1、RapidIO协议概述

转自:https://www.cnblogs.com/liujinggang/p/9925859.html一、RapidIO背景介绍 RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构,是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连,支持芯片到芯片...
转载
发布博客 2019.03.06 ·
3835 阅读 ·
4 点赞 ·
0 评论 ·
46 收藏

基于TMS320C6657双核DSP的图像处理系统开发(3):Cameralink图像采集

1 Cameralink概述CameraLink是从Channel link技术上发展而来的,基于视频应用发展而来的通信接口,在机器视觉系统中广泛应用。2000年10月美国NI、摄像头供应商和其他图像采集公司联合推出了CameraLink协议,CameraLink协议是一个工业高速串口数据和连接标准,旨简化图像采集接口,方便高速数字相机和数据采集卡的连接。2 采集接口与信号说明基本采集单元...
原创
发布博客 2019.01.27 ·
1945 阅读 ·
0 点赞 ·
1 评论 ·
18 收藏

基于TMS320C6657双核DSP的图像处理系统开发(2):基本外围电路调试

一、本文内容本文主要包含以下三个基本外围电路的调试过程与调试结果:电源模块时钟模块复位模块二、电源模块调试无论对FPGA还是DSP而言,对电源的上电顺序都有一定的要求,且不同型号的器件对电源轨的顺序要求不一定相同,因此建议对FPGA和DSP这两种器件采用各自独立的供电电路,以便于独立的控制各自的上电顺序。电源的上电顺序一般由电源管理芯片的PowerGood信号配合Enable信号...
原创
发布博客 2019.01.03 ·
2744 阅读 ·
4 点赞 ·
1 评论 ·
24 收藏

基于TMS320C6657双核DSP的图像处理系统开发(2):基本外围电路调试

一、本文内容本文主要包含以下三个基本外围电路的调试过程与调试结果:电源模块时钟模块复位模块二、电源模块调试无论对FPGA还是DSP而言,对电源的上电顺序都有一定的要求,且不同型号的器件对电源轨的顺序要求不一定相同,因此建议对FPGA和DSP这两种器件采用各自独立的供电电路,以便于独立的控制各自的上电顺序。电源的上电顺序一般由电源管理芯片的PowerGood信号配合Enable信号...
原创
发布博客 2019.01.03 ·
2744 阅读 ·
4 点赞 ·
1 评论 ·
24 收藏

基于TMS320C6657双核DSP的图像处理系统开发(1):硬件相关tips

1、前言        新项目中打算对现有的TMS320C6455+Kintex7 FPGA平台进行升级,采用TMS320C6657作为新核心,主要考虑到几点点:        1)具备DDR3接口,可以更加方便的移植图像处理算法,不再受片上L2空间大小的限制;        2)双核DSP,可实现更多的功能;        3)与C6455相比为新一代工艺,能耗比更高。   ...
原创
发布博客 2018.11.30 ·
4044 阅读 ·
6 点赞 ·
2 评论 ·
21 收藏

FPGA开发点滴(2):sublime text 3的代码片段功能

FPGA开发点滴(2):sublime text 3的代码片段功能1.前言几乎每种编程语言都有其模板或者框架结构,如果每次写代码时都重新敲入的话,是高效率的程序员所不能容忍的。代码片段(snippet)功能,允许使用者定制自己的代码片段,当需要调用时,仅仅需要输入几个关键词即可由软件来补全。2.sublime text 3中的代码片段2.1 实例先看一段实例,有了一个直观的认识后,再对语...
原创
发布博客 2018.11.09 ·
370 阅读 ·
0 点赞 ·
0 评论 ·
1 收藏

FPGA开发点滴(1):代码编辑器sublime text 3

FPGA开发点滴(1):代码编辑器sublime text 31.入坑sublime text在学校中做项目时,抱着能完成就OK的态度,对开发环境没任何要求,都是使用Quartus或ISE默认编辑器;而工作后,每天都与环境打交道,环境的友好度直接影响到工作状(手)态(感),因此在尝试了UltraEdit(使用两周)、source insight(使用两周)、notepad++(使用4年)之后,...
原创
发布博客 2018.09.29 ·
2547 阅读 ·
5 点赞 ·
0 评论 ·
9 收藏
加载更多