zcu102_16_PL端读写DDR4

最新推荐文章于 2024-06-14 22:30:18 发布
最新推荐文章于 2024-06-14 22:30:18 发布
阅读量7.8k 收藏 81
点赞数 16
分类专栏： FPGA 文章标签： zcu102 DDR4 MIG FIFO zynq
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/botao_li/article/details/95302992
版权
本文档介绍了基于ZCU102开发板使用DDR4 MIG IP进行读写操作的详细过程，包括建立工程、配置IP、地址映射以及读写时序。通过封装设计实现了类似FIFO的连续读写接口，以解决原生接口的复杂性问题。测试工程展示了3小时无错误的持续读写操作。
摘要由CSDN通过智能技术生成

文章目录


本试验建立DDR4读写的MIG IP核，并且对其读写时序进行封装实现类似FIFO的读写接口。

测试工程已上传至https://download.csdn.net/download/botao_li/11310123

建立工程

参考之前的文档在Vivado内建立基于zcu102开发板的测试工程

板卡器件及对应IP

参考ug1182，在zcu102板卡上与PL连接的DDR4外部存储器件为MT40A256M16GE-075E

在这里插入图片描述

在Micron的官方网站找到该器件，并下载Data Sheet

在这里插入图片描述

在Vivado工程中用IP Catalog中查找DDR4 SDRAM的IP核，双击并配置IP

在这里插入图片描述

按照默认Board配置

在这里插入图片描述

其它配置项保持默认，生成IP

IP用户接口地址映射

IP使用默认配置的ROW COLUMN BANK的地址映射方式

在这里插入图片描述

IP的用户接口时序参考IP手册pg150

根据手册的说明

This mapping can have a significant impact on memory bandwidth utilization. “Row_COLUMN_BANK” is the recommended MEM_ADDR_ORDER setting.

因此在使用过程中直接顺序使用地址即可保证最大读写带宽，不用进行专门的地址特殊处理。

在User Interface章节查看地址映射部分（Rank指共用指令和地址的多个器件，此处不考虑）

在这里插入图片描述

参考DDR4器件的地址分配说明

注意：x16表示DDR4器件的数据总线DQ位宽为16，并不是表示Bank数目

在这里插入图片描述

最终用户接口的app_addr分配如下：

app_addr 寻址
app_addr[3] Bank Group选择
app_addr[5:4] Bank Group内Bank选择
{app_addr[12:6], app_addr[2:0]} Bank内Column选择
app_addr[27:13] Bank内Row选择

app_addr寻址针对的是完整的数据总线，而不是1比特数据，因此256Mbx16表示寻址范围是 256 × 1024 × 1024 256\times 1024\times 1024 256×1024×1024，即 r o w × c o l u m n × b a n k × b a n k G r o u p row\times column\times bank\times bankGroup row×column×bank×bankGroup

DDR4 MIG IP的读写时序

参考IP手册pg150。

读操作时序如下图所示：

在这里插入图片描述

app_cmd, app_addr, app_en, app_rdy为3个指令接口信号，其中app_cmd表示读写指令，app_addr表示读写指令对应的地址值，app_en表示指令有效，在(app_en & app_rdy)条件下当前指令被IP接受。

读出数据为app_rd_data，app_rd_data_valid指示当前读出数据有效。读指令被IP接受后，需要等待一般不定的时间才能收到有效的读出数据。

相比较读操作时序，写操作时序非常复杂，并且

写操作时序如下图所示：

在这里插入图片描述

写操作实际分为两个部分，写指令和写

最低0.47元/天 解锁文章
bt_
关注
  • 16
    点赞
  • 踩
  • 81
    收藏
    觉得还不错? 一键收藏
  • 30
    评论
专栏目录
zcu102用PL读写DDR4
07-10
博客配套源码工程 https://blog.csdn.net/botao_li/article/details/95302992
DDR4的读写时序
qq_43628162的博客
05-18 1461
最理想的情况下，时钟信号CK_t与数据有效信号DQS_t的上升沿是对齐的，DQS_t的变化沿与DQ信号的中心对齐，对于现实情况下，肯定无法做到完全的对齐，CK_t上升沿可以出现在DQS_t上升沿之前或之后一段时间，这段时间叫做t。最理想的情况是，DQS_t的上升沿与CK_t的上升沿相对其，但是在实际中，DQS_t的上升沿可以在CK_t之前，也可以在CK_t之后，但是需要满足t。都是有一定差异的，差的不多，但是有差异，因此每个DQ信号有效的时间段也是有差异的，这段DQ信号有效时间是t。
关于FPGA对 DDR4 （MT40A256M16）的读写控制 2
最新发布
qq_34895681的博客
06-14 884
DDR4 SDRAM 是一种高速的、基于 CMOS 技术的动态随机存取存储器（DRAM）。它内部配置为具有 16 个存储体的 DRAM，这些存储体被组织成 4 个存储体组，每个组包含 4 个存储体。这种设计允许 DDR4 SDRAM 实现高速操作，因为它采用了 8n-预取架构，结合了接口设计，能够在每个时钟周期的 I/O 引脚处传输两个数据字。512M×8的DDR4，功能框图如下所示(源文档图片就缺失了一块)256Mx16的DDR4，功能框图如下所示。
PL端DDR4读写测试实验(未完成)
weixin_45090728的博客
08-31 743
pl ddr4实验
基于Xilinx FPGA的多通道DDR4读写控制模块（包含整个工程）
04-08
在Xilinx FPGA中通过AXI接口逻辑，实现4个独立的DDR4读写通道，通道数可由参数配置，完成对DDR4的控制，上传为完整工程，开发环境为Vivado2018.2，已经上板验证。
DDR4 时序参数理解
让 我 康 康
03-23 4879
DDR4 SDRAM 时序参数理解
DDR4 SDRAM - Understanding Timing Parameters
weixin_42238387的博客
10-19 2053
引言 Introduction 在 DDR 标准中有很多很多时序参数（timing parameter），但当你真的和 DDR4 打交道时，会发现经常访问或者读到的参数也就那么几个，它们相比剩下的参数要常用许多。所以，本文将基于具体的 DDR 命令，讨论那些经常用到的参数。 这些命令真的很容易忘记，一段时间不怎么用到后，记忆就会马上模糊。本系列的另一篇文章：Timing Parameter Cheat Sheet，可以用作具体时序参数的快速查找手册。 Note：本文所用到的图片都来自于 JEDEC D
DDR4时序标准规范（一）
阿妹有点甜的博客
12-07 9228
DDR4时序（一）
zcu102_axi_lite参考实验源码
01-02
4. **ZCU102开发板**：熟悉开发板的硬件接口，如GPIO、DDR内存、以太网等，以及如何通过JTAG或UART等接口加载比特流。 5. **软硬件交互**：理解如何编写软件驱动程序与硬件AXI Lite接口通信，这可能涉及Linux设备...
zcu102_13_PS多核协同工作
bt_的博客
07-25 2218
本试验在 PS 中使用 zynq 内部全部 4 个 A53 核分别独立运行程序，并且使用 DDR 进行数据通信。 除了在 SDK 中使用 Debug 进行运行调试外，还试验了以镜像文件的方式在 SD 卡中加载启动。 除了官方的 ug1186（本试验未使用 openamp）、xapp1079 以外，还有以下： https://blog.csdn.net/long_fly/article/detail...
ZCU102开发板原理图
10-10
Xilinx Zynq UltraScale+MPSoC ZCU102原理图，HW-Z1-ZCU102 Evaluation Board (XCZU9EG-FFVB1156)
ps读写ddr3里面的数据 zynq_ZYNQ_PL与PS的DDR交互
weixin_32660773的博客
01-13 2861
ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么连接(好比两个...
FPGA-ZCU106-PL侧读写ddr4（全网唯一）
qq_37912811的博客
07-23 7320
本次给大带来了ZCU106的PL侧读写ddr4的教程，本教程是全网唯一ZCU106教程。本教程采用的是xilinx的ddr4的IP核的AXI4接口开发的，因此需要先了解AXI4总线协议。
ZCU102挂载NVMe SSD读写速度测试
kkioss的博客
08-02 1880
上一篇进行了ZCU102基于Petalinux挂载NVMe SSD相关设置。在此基础上我们来进行SSD读写速度的测试。 启动petalinux之后，我们通过账号，密码（都是root）进行登录。如果没有login登录命令，那么petalinux的设置就没有成功。之前有试过通过SD卡来启动，缺少文件没有login命令。 第一步确认SSD正确连接 通过lspci命令确认SSD正常连接。 可以看到我们的SSD 三星设备a809正常连接了，它的PCI...
ZYNQ MPSOC 基于PL DDR4 VFIFO 多通道 实现方法
weixin_39045926的博客
05-07 989
ZYNQ MPSOC 基于 PL DDR4 VFIFO验证方案
FPGA DDR4学习（三）
bingbang0703的博客
08-23 1974
这次学习ddr4的读写时序和仿真操作。在学习这节知识的时候，最好是要有ram，rom，FIFO等存储器编写仿真的基础，还有ddr4的基础内容的学习，详情可以去看一下上两期的讲解博客。
FPGA系列：ZCU102开发板上的第一个工程（MIG控制器）
weixin_49872252的博客
09-17 4980
该工程是XILINX官网上提供的一个例程。刚拿到ZCU102时没有拿到资源，自行在官网上查找有关资料进行学习，发现官网有提供例程便从这里开始熟悉我的新板子。 XILINX官网：Xilinx -灵活应变. 万物智能. 一、软硬件准备 ZCU102开发板，需要连接电源和右上角的JTAG。 进入官网搜索XCU102，可以检索到XCU102有关的原理图、数据手册和例程等。我们找到XTP432-ZCU102 MIG Tutorial(v11.0)，下载...
DDR4读写测试（二）：基本读写测试
neufeifatonju的博客
10-15 6752
上次基本讲了怎么配置MIG的IP，这次继续翻译手册PG150，根据其提供用户端的app接口的读写模式，针对每种模式进行最基本的读写测试。 MIG核用户app接口信号定义 写RTL前需要了解些什么？ 还需了解什么？知道个app接口定义不就好了？？？？ 但似乎在（一）：MIG IP核配置中并未提地址的事情，所以本文再探讨下地址的问题。 我们知道，一个RAM中一个地址对应存储一个数据。但是问题来了，在KCU116评估板上有两颗DDR4的颗粒，都是256Mb*16的，也就是总容量为256Mb*16*2=
zcu102 pl读写ddr4
07-10
### 回答1： ZCU102平台是赛灵思（Xilinx）公司推出的一款高性能开发板，搭载了DDR4内存。DDR4是一种高速的双数据率随机存取内存，相比于早期的DDR3内存具有更高的带宽和更低的能耗。 ZCU102平台上的DDR4内存既可以进行读取操作，也可以进行写入操作。当我们需要从DDR4内存中读取数据时，首先需要将读取的地址发送给内存控制器，然后内存控制器会根据地址访问对应的数据，并将其返回给CPU或其他外设。读取DDR4内存的过程依赖于内存控制器和地址数据的传输速率，以及内存传输协议的支持。 与此类似，当我们需要将数据写入DDR4内存时，首先需要将待写入的数据以及写入地址发送给内存控制器，然后内存控制器会将这些数据写入到指定的存储单元中。写入DDR4内存的速度取决于内存控制器的写入速率和DDR4内存本身的写入能力。此外，写入DDR4内存时还需要考虑内存写入速度和CPU或其他外设的匹配性，以保证数据传输的稳定性和可靠性。 总之，ZCU102平台上的DDR4内存既可以进行读取操作，也可以进行写入操作。这些操作依赖于内存控制器和具体的内存传输协议，同时也需要考虑内存的读写速度和数据的稳定性，以确保数据的正确读取和写入。 ### 回答2： ZCU102是赛灵思（Xilinx）公司推出的一款高性能开发板，它支持DDR4内存的读写操作。 DDR4是一种高速且低功耗的内存类型，与写入DDR4内存相比，从DDR4内存读取数据更为常见。在ZCU102上进行DDR4内存读取时，首先需要确保DDR4内存已正确连接到开发板并正确配置。使用开发板所提供的开发套件工具，可以设置DDR4内存的访问地址和数据宽度等参数。 在进行DDR4内存读取时，开发者可以使用赛灵思公司提供的软件开发工具（如Vivado）来编写适当的代码。首先，需要声明一个指针变量来指向DDR4内存的起始地址。接下来，可以使用该指针来读取DDR4内存中的数据。读取数据可以通过使用C语言的指针操作（如*ptr）来完成。 读取DDR4内存时，需要确保正确设置读取功能的时序和信号控制。在读取操作完成后，可以将读取到的数据存储在其他变量中，以便后续的数据处理或分析。 总之，通过正确配置和编写代码，ZCU102开发板可以轻松实现对DDR4内存的读取操作。这使得开发者能够利用DDR4内存的高速和低功耗特性，进行更加高效的数据读取和处理。
评论 30
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值