![](https://img-blog.csdnimg.cn/20201014180756757.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
FPGA
GrassFishStudio
这个作者很懒,什么都没留下…
展开
-
#FPGA(IP_PLL)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:IP核实验之PLL。原创 2024-01-31 13:55:26 · 465 阅读 · 0 评论 -
#FPGA(简单状态机)
可乐卖3元一瓶,每次投币都为1元,投满3元即可出一瓶可乐,否则不出可乐。pi_money为高电平代表投币一次,否则为不投币。2.设备:Cyclone II EP2C8Q208C8N。3.实验:可乐售卖机。原创 2024-01-30 18:26:44 · 197 阅读 · 0 评论 -
#FPGA(奇分频)
根据下面这张图可以得知,奇数分频是由时钟上升沿和下降沿产生信号的合成信号。2.设备:Cyclone II EP2C8Q208C8N。系统时钟50MHz,5分频分为10MHz。3.实验:奇分频(5分频)原创 2024-01-28 17:31:23 · 227 阅读 · 0 评论 -
#FPGA(动态数码管)
注意每次扫描前需要将所有数码管先关闭,因为我们的数码管会在上一次使用时打开某一位。2.设备:Cyclone II EP2C8Q208C8N。3.实验:之前做的数码管实验一直有问题,今天解决了。模块要足够细化,不要写得臃肿!原创 2024-02-03 14:58:23 · 476 阅读 · 0 评论 -
#FPGA(IP_ROM 读取对应地址的数据 )
将之前配置后生成的实例化文件实例化到上一章的rom_ctrl.v中,先加入一个数据(8位宽)。2.设备:Cyclone II EP2C8Q208C8N。rom_ip代码(已经将配置好的rom_ip实例化)3.实验:读取对应地址的数据仿真。原创 2024-02-02 13:56:45 · 359 阅读 · 0 评论 -
#FPGA(IP_RAM 配置)
Altera系列FPGA没有ROM,ROM是由RAM模拟的,ROM只可以读不可以写,RAM既可以写又可以读。ROM必须初始化(提前生成MIF或者HEX文件),而RAM不是必须初始化(也可以初始化)。真正双端口RAM两个端口既可以读也可以写,简单双端口RAM一个端口读一个端口写。2.设备:Cyclone II EP2C8Q208C8N。(2)配置简单双端口RAM。(3)配置真正双端口RAM。除了这里其他与配置简单双端口RAM一样。3.实验:(1)配置单端口RAM。原创 2024-02-03 16:06:49 · 148 阅读 · 0 评论 -
#FPGA(IP_ROM 配置)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:单端口双端口IP_ROM配置。原创 2024-02-01 13:45:18 · 562 阅读 · 0 评论 -
#FPGA(半加器)
2.设备:Cyclone II EP2C8Q208C8N。原创 2024-01-27 21:01:41 · 200 阅读 · 0 评论 -
#FPGA(同步时序电路与异步时序电路)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:同步时序电路与异步时序电路。原创 2024-01-28 13:37:41 · 314 阅读 · 0 评论 -
FPGA程序固化
Markdown编辑器在线版 - 迅捷Markdown原创 2024-01-27 16:22:28 · 78 阅读 · 0 评论 -
#FPGA(偶分频)
2.设备:Cyclone II EP2C8Q208C8N。原创 2024-01-28 14:47:27 · 119 阅读 · 0 评论 -
#FPGA(IP_ROM 仿真)
3.实验:按下key1或者key2会给地址赋值,key1赋值地址为十进制99,key2赋值地址为十进制199。2.设备:Cyclone II EP2C8Q208C8N。计数到255(最大值会重新开始计数)原创 2024-02-01 16:16:13 · 290 阅读 · 0 评论 -
#FPGA(全加器设计)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:全加器设计。原创 2024-01-28 11:28:18 · 245 阅读 · 0 评论 -
#FPGA(Modelsim-Altera仿真)
2.设备:Cyclone II EP2C8Q208C8N。原创 2024-01-27 19:05:55 · 191 阅读 · 0 评论 -
#FPGA(IRDA)
2.设备:Cyclone II EP2C8Q208C8N。原创 2024-02-22 16:15:11 · 418 阅读 · 0 评论 -
#FPGA(USB转RS232驱动问题解决)
之前看做串口的实验时,板子上面有RS232的电路,于是买了一个USB转RS232准备跟电脑上位机通信,所买的USB转RS232线驱动芯片是CH340序列芯片。(1)使用正点原子的XCOM时发现无法打开串口但是线上的芯片已经被识别成功(CH340),按理来说有了驱动识别后不应该打不开。(2)下载了SSCOM,使用在线串口上位机都是这个问题-------能识别但是打不开。2.设备:Cyclone II EP2C8Q208C8N。(3)淘宝客服发的驱动安装后也无法正常打开。原创 2024-02-14 11:12:50 · 580 阅读 · 0 评论 -
#FPGA(解决打开工程注释乱码)
3.实验:一般注释乱码是编码格式不对导致的,我们需要保存为UTF-8格式才不会乱码。2.设备:Cyclone II EP2C8Q208C8N。(2)找到.v文件以记事本方式打开,发现是正常的。(4)再次打开工程,发现注释正常。(3)另存为UTF-8编码格式。(1)打开工程,发现注释乱码。原创 2024-02-08 17:26:16 · 430 阅读 · 0 评论 -
#FPGA(按键消抖)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:按键消抖控制蜂鸣器,每100ms可触发一次。原创 2024-02-05 18:19:27 · 292 阅读 · 0 评论 -
#FPGA(超声波测距-数码管显示)
(3)采用cnt计数,echo上升沿记下cnt,下降沿(一次捕获结束)则进行运算距离。(1)FPGA乘除运算与单片机不同,特别需要注意位宽,同时尽量转换为位运算。2.设备:Cyclone II EP2C8Q208C8N。(2)注意计数器cnt不是无限制,0.5S已经足够。3.实验:超声波测距-数码管显示。原创 2024-02-10 22:03:17 · 651 阅读 · 0 评论 -
#FPGA(同步FIFO)
3.实验:同步fifo数据先入先出,输入8位宽数据,输出也为8位宽数据,每三个时钟输入一个数据,数据输入同时也会自增1,直到255。2.设备:Cyclone II EP2C8Q208C8N。原创 2024-02-07 15:16:52 · 338 阅读 · 0 评论 -
#FPGA(IP_RAM 上板验证)
(5)配置的单端口RAM实例化模块:ram_8x256_one_inst.v(在ram.v中实例化)2.设备:Cyclone II EP2C8Q208C8N。按键消抖模块:ram_key.v(分别实例化读和写按键)3.实验:单端口RAM用两个按键控制数码管显示数据。(4)需要实例化配置的IP核(RAM)(3)需要实例化ram_ctrl模块。(3) 数码管模块:smg.v。(1)需要实例化按键消抖模块。(2)需要实例化数码管显示。(5)ram作为顶层模块。顶层模块:ram.v。原创 2024-02-05 18:15:25 · 320 阅读 · 0 评论 -
#FPGA(基础知识)
2.设备:Cyclone II EP2C8Q208C8N。3.实验:正点原子-verilog基础知识。原创 2024-02-23 17:39:43 · 1377 阅读 · 0 评论 -
#FPGA(IP_RAM 调用 )
(2)仿真时出现报错,为配置的ram的.v文件没有添加,按如下方式解决。2.设备:Cyclone II EP2C8Q208C8N。(1)添加一个初始化文件做对比,255递减到0(HEX文件)3.实验:调用单端口RAM仿真读取写入。原创 2024-02-04 22:07:40 · 726 阅读 · 0 评论 -
#FPGA(矩阵键盘—数码管)
2.设备:Cyclone II EP2C8Q208C8N。(2)行raw作为输出,列col作为输入。(3)2ms扫描一行。3.实验:数码管显示矩阵键盘按下的数字。5.步骤:(1)行raw扫描。FPGA矩阵键盘运行效果。原创 2024-02-11 21:06:33 · 677 阅读 · 2 评论