【集创赛】2023年海云捷讯杯初赛完成效果

最新推荐文章于 2024-10-12 19:35:08 发布
最新推荐文章于 2024-10-12 19:35:08 发布
阅读量971 收藏 1
点赞数
文章标签： fpga开发 人工智能
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cabinGGG/article/details/131374894
版权
文章介绍了在虚拟机中进行交叉编译以运行脚本，实现基于FPGA的视觉缺陷检测系统。该系统能准确识别折皱、针孔、脏污和擦伤四种类别，训练数据集包含约1400张图像。训练后的模型可对官方视频或自摄摄像头输入进行预测，展示出良好的识别效果。
摘要由CSDN通过智能技术生成

在虚拟机中进行交叉编译，运行脚本文件。

基于FPGA的视觉缺陷检测，识别的物体分别为zhezhou（折皱）、zhenkong（针孔）、zangwu（脏污）、cashang（擦伤），识别的准确率以及所识别物体的位置都如图所示。

训练的标签就只有这四种类别，数据集的图像大概有1400多张。

 训练完后对训练的模型进行预测如下图所示。

识别的视频（演示）来源于官方提供的视频，也可以使用自己笔记本电脑上的摄像头进行视频流的输入，同样可以识别自己所训练好的模型。

2023年海云捷讯杯初赛完成效果

GGGLF
关注
第七届集创赛海云捷讯杯教程（一）
ChinaRyan666（蔡杰涛）的博客
04-12 3097
第七届集成电路创新创业大赛海云捷讯杯赛题解析！超详细的实现路线！
2023年第七届集创赛海云捷讯杯——FPGA硬件加速的目标检测
qq_60173005的博客
07-20 370
推理速度70ms以内，含模型全套源码和报告，含dvpddr3和ddr3vga ip核大部分源码。资料有偿，黄鱼搜索海云捷讯。
第七届集创赛海云捷讯杯教程（二）
ChinaRyan666（蔡杰涛）的博客
04-12 1300
详细讲解了海云捷讯杯中需要用到的相关专业名词以及实现路径！
海云捷讯杯经验（小白篇）
m0_52581843的博客
06-06 593
不得不说，野火还得是野火，STM32的板子是野火那买的，FPGA的板子也是野火那里买的，STM32是看着江科大自化协学的，当时也是纯靠着他入门的（讲的是真的好）。（反正我当时是没看完的）。源同步差分时钟，顾名思义，源同步的基础上加上差分，我们知道DDR是双倍率速度，在时钟的上升沿和下降沿都会读取，达到双倍率的目的，故此，温度电阻等对时钟的波形产生的延迟，变形的影响就会很显著，而这个CK#就是差分信号，与CK完全相反，受到影响时，由图可知，CK上升慢时CK#下降的就快，以此形成差分，从而达到平衡的目的。
AI赋能FPGA——基于2023年海云捷讯杯
ChinaRyan666（蔡杰涛）的博客
04-17 3032
基于第七届集创赛海云捷讯杯，我整理了一篇超级详细的AI+FPGA食用指南！全网仅此一篇！
海云捷讯杯第七届集创赛FPGA机器视觉缺陷检测系统
heyque的博客
07-23 427
要求选手通过获取PL端摄像头数据，完成图像预处理，使用提供的模型和CNN加速器进行推理，并将推理结果叠加到原视频流，通过PL端HDMI接口进行输出，最终通过HDMI输出刷新帧率和推理结果刷新速度来进行评分。使用带框架的FPGA AI加速器，虽然比较便利，但是会消耗一定的时间来处理框架开销，会降低加速器性能，影响视频流输出显示的帧率。因此鼓励选手对AI框架进行深度优化，从而更高效的利用CNN加速器。整体性能是分区赛一等左右水平，有需要的大兄弟联系我，包部署。2023年海云捷讯杯设计任务。
[集创赛海云捷讯杯]全国二等奖经验分享
yvbycf的博客
08-29 681
笔者是研一在校生，从五月份开始和本科生一起卷集创赛，经历初赛，分赛区决赛，全国总决赛，认识了很多一起做比赛的朋友收获颇丰。今年海云杯初赛报名队伍340支左右，晋级分赛区决赛的队伍130支，晋级全国总决赛22支加上各赛区优秀组织队伍报送一共晋级全国总决赛26支队伍。在淘汰率方面可以说是各杯赛最卷的几个杯赛之一了。其中我在的东北赛区分赛区八组晋级一组总决赛，除了西南赛区各个赛区也基本上都是这个比例。
第五届集创赛“海云捷迅杯”全国总决赛颁奖典礼在重庆举行
sfrontline的博客
10-26 502
2021年10月17日上午，由工业和信息化部人才交流中心主办的第五届全国大学生集成电路创新创业大赛总决赛颁奖典礼在重庆举行。本届大赛总决赛由重庆高新技术产业开发区管理委员会承办，重庆海云捷迅科技有限公司、重庆邮电大学执行承办。 第五届全国大学生集成电路创新创业大赛于2021年1月启动，18个企业杯赛方向，共分为6大赛道，覆盖集成电路全产业链，报名队伍超过3000支，参赛师生逾万人，参与高校超过250家。经过东北、华北、西北、西南、华中、华南、华东，七大分赛区选拔，有来自清华...
海云捷讯awc_c4 flash型号
07-21
海云捷讯(AWC_C4)是一款由海云捷讯科技有限公司推出的工业级无线通信模块，其中"AWC_C4 flash"可能是这款产品的某个配置型号，它通常包含固件存储部分，即Flash内存。Flash是一种非易失性的存储技术，用于长期保存...
TRSWCM拓尔思海云集约化智能门户V8.0用户手册
12-17
《TRSWCM拓尔思海云集约化智能门户V8.0用户手册》是北京拓尔思信息技术股份有限公司为用户提供的一份详尽指南，旨在帮助用户理解和操作TRS HyCloud IIP系统。该系统是一个基于Java技术和分布式技术构建的网络内容...
2019年海云数据-智慧城市大脑建设方案.zip
03-22
2019年海云数据发布的《智慧城市大脑建设方案》是一个面向未来城市治理和运营的大数据解决方案文档。该方案以智能化、集成化、高效化为指导原则，旨在通过构建一个集中的城市数据中心，整合来自城市各个角落的数据流...
【FPGA开发】Modelsim仿真精度的坑
句点的博客
10-09 926
文章就在使用ZYNQ进行PLL实验仿真时，发现仿真结果与理论不符合，由此进行了一些探究，就此记录
【读书笔记·VLSI电路设计方法解密】问题6：超大规模集成电路（VLSI）设计实现的主要方法是什么
moon9999的博客
10-09 347
总的来说，平台ASIC在与ASIC相比时，用较短的上市时间和较低的开发成本交换了部分性能优势。平台ASIC方法正在获得动力，因为与ASIC相比，它具有相对较低的NRE成本。但对于非常大批量的产品，其单位成本可能高于ASIC。
基于DE1-SOC的My_first_fpga
weixin_47841246的博客
10-12 248
DE1-SOC 入门教程。
SpaceWire原理介绍及FPGA实现
qq_28455081的博客
10-10 1155
SpaceWire 总线协议是一种高速、全双工、点对点的串行传输 总线。该协议标准总共包含物理层（Physical Level）、信号层（Signal Level）、 字符层（Character Level）、交换层（Exchange Level）、信息包层（Packet Level）、 网络层（Networks Level）六个协议层。名称介绍物理层提供物理接口信号层基本描述LVDS/DS编码技术/传输波特率等方面字符层描述字符定义、校验方式和控制器接口。分为数据字符与控制字符交换层。
FPGA实现PCIE采集电脑端视频缩放后转千兆UDP网络输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持
qq_41667729的博客
10-09 953
电脑端视频通过PCIE到FPGA端图像缩放转UDP网络视频输出，基于XDMA+PHY芯片架构，提供3套工程源码和技术支持
【FPGA开发】Xilinx锁相环IP核仿真输出初始有一段高电平引发的思考与探究
最新发布
句点的博客
10-12 841
针对使用Xilinx的FPGA进行锁相环实验时发现的现象进行了探究
Hi3061M开发板——系统时钟频率
NS_ice的博客
10-09 872
Hi3061M使用过程中，AD和APT输出，都需要考虑到时钟频率，特别是APT，关系到PWM的输出频率。于是就研究了下相关的时钟。MCU共有三个源时钟：HOSC、LOSC和XTAL。HOSC是MCU集成的高精度高速振荡器，提供25MHz时钟clk_hosc。clk_hosc是MCU CORE电源域的默认时钟。LOSC是MCU集成的低速振荡器，提供32kHz时钟clk_losc。clk_losc是MCU AON电源域的默认时钟，也为IWDG（Independent Watch Dog）模块提供计数时钟。
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值