vivado 接口、端口映射

接口

重要！接口只能在=“fpga”类型的＜component＞中定义。接口部分提供了<component>上所有可用物理接口的列表。<interfaces>部分包含嵌套在其中的一个或多个<interface>标记。一个接口是通过使用<port_map>标记由多个端口定义。只能定义接口在“type=fpga”的＜component＞中。有关更多信息，请参阅端口映射。以下是KC705的dip_switches_4bits接口定义的部分示例板定义文件：

<interfaces>

<interface mode="master" name="dip_switches_4bits"

type="xilinx.com:interface:gpio_rtl:1.0" of_component="dip_switches">

<description>4-position user DIP Switch</description>

<preferred_ips>

<preferred_ip vendor="xilinx.com" library="ip" name="axi_gpio"

order="0"/>

</preferred_ips>

<port_maps>

<port_map logical_port="TRI_I" physical_port="dip_switches_tri_i"

dir="in"

left="3" right="0">

<pin_maps>

<pin_map port_index="0" component_pin="GPIO_DIP_SW0"/>

<pin_map port_index="1" component_pin="GPIO_DIP_SW1"/>

<pin_map port_index="2" component_pin="GPIO_DIP_SW2"/>

<pin_map port_index="3" component_pin="GPIO_DIP_SW3"/>

</pin_maps>

</port_map>

</port_maps>

</interface>

<interface >

...

...

</interface>

</interfaces>

重要！接口名称必须使用所有小写字母定义。以下是<interface>的属性和<tags>。

端口映射

每个接口被进一步分解为单独的端口映射。这些端口映射用作映射在接口中定义的逻辑端口，以及与物理端口相关的物理端口AMD设备上的封装引脚。

<port_map logical_port="TRI_I" physical_port="dip_switches_tri_i" dir="in"

left="3"

right="0">

<pin_maps>

<pin_map port_index="0" component_pin="GPIO_DIP_SW0"/>

<pin_map port_index="1" component_pin="GPIO_DIP_SW1"/>

<pin_map port_index="2" component_pin="GPIO_DIP_SW2"/>

<pin_map port_index="3" component_pin="GPIO_DIP_SW3"/>

</pin_maps>

</port_map>

引脚图表

在<pin_map>部分中，每个物理端口被分解为一个或多个单独的引脚。引脚映射中的引脚数量由所映射端口的宽度决定。引脚可以在定义它们的接口的不同物理端口之间共享。每个<pin_map>都有一个port_index属性，该属性映射到总线端口的索引，以及component_pin属性，该属性映射到AMD设备上的封装引脚。这些定义为跟随：

引脚映射文件，通常命名为part0_pins.xml，列出AMD设备的引脚名称，或“fpga”类型＜component＞，并定义这些的IOSTANDARD和封装引脚位置元件引脚。在端号映射文件中定义的端号格式如下：

<part_info part_name="xc7k325tffg900-2">

<pins>

<pin index="0" name="GPIO_DIP_SW0" iostandard="LVCMOS25" loc="Y29"/>

<pin index="1" name="GPIO_DIP_SW1" iostandard="LVCMOS25" loc="W29"/>

<pin index="2" name="GPIO_DIP_SW2" iostandard="LVCMOS25" loc="AA28"/>

<pin index="3" name="GPIO_DIP_SW3" iostandard="LVCMOS25" loc="Y28"/>

</pins>

在“接点映射”文件中，以下属性用于定义每个的I/O相关约束AMD设备上的<pins>：