基于FPGA的MIMO系统中射频处理部分的研究与实现

3.2.1 移位寄存器的设计

如果用外部的控制器来控制FPGA，则控制器与FPGA的连接需要大量的IO端口，为了减少两者的IO端口的运用，节省端口资源，我设计了移位寄存器，其作用是将外部的串行控制字转换为并行控制字。而在转换的过程中起转换时钟与dclk转换结束信号sclk皆由外部控制器提供。其实现Verilog HDL语言如下：

module Shiftregister(dc,clr,ds,EN,date,Q);

input dc,clr,ds,EN,date;

output [31:0] Q;

reg [31:0] Q;

reg [31:0] shift_date;

always@(posedge dc)//转换时钟每来一个上升沿，移位寄存器向左移动一位

begin

if(clr==1)