1.软件版本
quartusii12.1
2.系统实现过程
系统整体结构如下:
第一,由主控发送写指令,由于每次写入到闪存的时候,必须加密,所以在主控发出写指令的时候,随机序列模块产生伪随机序列作为加密的密钥。同时需要产生对密钥进行加密的mastkey序列。
第二,CBC加密,对于发送的序列(本课题,我们使用的是128位的AES)
quartusii12.1
系统整体结构如下:
第一,由主控发送写指令,由于每次写入到闪存的时候,必须加密,所以在主控发出写指令的时候,随机序列模块产生伪随机序列作为加密的密钥。同时需要产生对密钥进行加密的mastkey序列。
第二,CBC加密,对于发送的序列(本课题,我们使用的是128位的AES)