【DDFS】基于压缩LUT的直接数字频率合成器DDFS的FPGA实现

已于 2022-10-03 16:34:37 修改
阅读量1.4k 收藏 6
点赞数 6
分类专栏： 板块1:通信与信号处理 ★FPGA项目经验 板块19:信号发生器 文章标签： fpga开发 DDFS LUT压缩
于 2022-06-02 03:19:26 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ccsss22/article/details/125093684
版权
本文介绍了使用Quartusii12.1在FPGA上实现DDFS的设计过程，重点讨论了ROM压缩和地址映射模块，利用正弦信号的对称性实现1:4的压缩比。通过相位累加器和波形查值表ROM，生成正弦和余弦信号输出。仿真结果显示了资源占用情况。
摘要由CSDN通过智能技术生成

目录

1.软件版本

2.设计过程

3.ROM压缩和地址映射模块

4.部分源码

5.仿真结果

1.软件版本

Quartusii12.1

2.设计过程

        DDFS的工作过程为：在参考时钟fc的作用下，相位累加器对频率控制字FCW进行线性累加，将其高W位作为地址码通过波形查值表ROM变换，产生D位对应信号波形的数字序列，再由数模转换器DAC将其转化为阶梯模拟电压波形后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出。

 

       一个N位的相位累加器对应相位圆2N上个相位点，其最低相位分辨率为θmin= Δθ=2π/2N。在图2中N为4

了解本专栏 订阅专栏 解锁全文
fpga和matlab
关注
专栏目录
订阅专栏
数字直接频率合成（Direct Digital Frequency Synthesis，简称DDFS）原理及设计实现
QqdwPhp的博客
09-14 667
数字直接频率合成（Direct Digital Frequency Synthesis，简称DDFS）是一种用数字技术实现频率合成的方法。根据需要，可以调整频率、采样率和时长等参数，生成不同频率和时长的正弦波信号。可以通过控制DAC的采样率和分辨率来调整输出信号的频率范围和分辨率。设要合成的正弦波频率为f，采样率为Fs，N点FFT变换的长度为N。其中，phase[n]为第n个采样点的相位，phase[n-1]为前一个采样点的相位。其中，f_digital为离散时间的正弦波频率，单位为Hz。
基于压缩LUT的直接数字频率合成器DDFS的FPGA实现
与其临渊羡鱼,不如退而结网
07-06 159
数字频率合成器（Digital Frequency Synthesizer，DFS）是数字信号处理中重要的一个部分，频率合成的任务一般是通过直接数字频率合成器（Direct Digital Frequency Synthesizer，DDFS）来完成的。DDFS可以实现高速、精确、稳定的频率输出，应用广泛。其中相位累加器用于生成数字相位信号，相位转化器将数字相位信号转换为正弦和余弦信号，乘法器用于进行数字幅度调制。基于压缩LUT的DDFS算法主要针对相位转化器的优化，采用查找表（LUT）实现。
一种基于DDFS的正弦信号源
最新发布
xia_hua_yan的博客
03-06 910
波形储存器中也可以存放其他波形，实现任意波形产生的功能。频率控制字K在时钟的控制下控制每次相位累加器累计的相位增量，从而实现对输出信号频率的控制。由于相位累加器是Nbit的模2加法器，正弦查找表中存储0~2Π区间内一个周期的正弦波幅度量化数控，所以频率控制字是K时，每2的N次幂个时钟周期输出一个周期的正弦波， ，这是DDFS系统最基本的公式之一。
直接数字频率合成（DDFS)
12-29
基于NIOS II的直接数字频率合成，包括Verilog代码和eclipse代码，以及Matlab生成正弦波数据的代码
拟牛顿法BFDS，matlab代码实现
deercho的博客
12-11 1987
牛顿法的关键就是利用了Hesse的曲率信息，但是Hesse的计算和存储都很困难，那可否用梯度和目标函数这些信息来构造曲率近似呢？ 实际上就是用Bk代替牛顿法中的Hesse矩阵，Hk替牛顿法中的Hesse逆矩阵 牛顿法 拟牛顿法 迭代公式 xk+1= xk - αk(▽2f(xk))-1 ▽f(xk)) xk+1 = xk - αkBk-1 . ▽f(xk) dk 搜索方向 - (▽2f(xk))-1 ▽f(xk)) - Bk-1 . ▽f(xk) 所以就是搜索方向用 - Bk-1
高精度DDFS信号源FPGA实现
10-23
本文的创新点为对DDFS设计进行优化，充分利用Cyclone II系列FPGA的片上资源，产生了最高频率可达9．312 5 MHz．最低频率分量及频率分辨率低至MHz量级的正弦信号。通过进一步优化DDFS各模块的性能，如减少相位累加器、数据取补码等模块的运算时间，进一步提高系统工作的最高频率；进一步优化后级滤波网络的特性等，就可以获得性能曲线更平滑，输出频率更高，带负载能力更强的优质的信号源。同时还可以增加FFT算法模块，对信号进行频谱分析等其他功能。
【力扣日记】563 二叉树的坡度 | DDFS
Heart_for_Ling的博客
03-12 252
题目描述 给定一个二叉树，计算整个树的坡度。 一个树的节点的坡度定义即为，该节点左子树的结点之和和右子树结点之和的差的绝对值。空结点的的坡度是0。 整个树的坡度就是其所有节点的坡度之和。 算法思路 二叉树天然适合递归。 1、对单独的根节点，return 0 2、对叶节点，返回节点值return root.val 3、正常的返回值即是 左节点的和+右节点的和+当前节点的值 算法： class Sol...
EDA/PLD中的数字频率合成器的FPGA实现
12-10
直接数字频率合成（Direct Digital Frequency Synthesis，简称DDFS）是一种现代电子技术中用于生成特定频率信号的方法。自1971年由J. Terncy、C.M. Rader和B. Gold提出以来，DDFS技术因其高频率分辨率、快速频率切换...
基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现.pdf
07-13
本文探讨了一种基于Parallel-CORDIC算法的高精度、高速度直接数字频率合成器（DDFS）的FPGA实现方法。DDFS技术是现代频率合成领域的关键技术之一，它利用数字方式实现频率信号的快速转换、高频率分辨度、低相位噪声...
分布式文件系统FastdDFS详解
一个菜鸟的博客
03-26 1742
什么是FastDFS FastDFS是一个开源的轻量级分布式文件系统。它解决了大数据量存储和负载均衡等问题。特别适合以中小文件（建议范围：4KB < file_size <500MB）为载体的在线服务，如相册网站、视频网站等等。在UC基于FastDFS开发向用户提供了：网盘，社区，广告和应用下载等业务的存储服务。 FastDFS是一款开源的轻量级分布式文件系统纯C实现，支持Linu...
DDS---相位累加器、ROM查找表的FPGA实现
工作赚钱去旅行
04-24 3万+
图1 DDS原理框图 首先谈一下DDS（直接数字式频率合成器）的原理，如图1所示。 由相位累加器、ROM查找表、高速DAC、低通滤波器（LPF）组成。 设频率控制字的宽度为 N bits，则频率控制字的取值范围：0~2^N。 相位累加器是一个计数器，宽度一般要超过N+1位（抽样定理），在参考时钟Fref 的上升沿，计数器自增一次，步长为频率控制字对应的值。 相位累加器的输出 作为 R0M查找表
FPGA学习之 直接数字频率合成器(DDS)
weixin_45189408的博客
10-12 5820
目录FPGA学习之 直接数字频率合成器（DDS） FPGA学习之 直接数字频率合成器（DDS） DDS的原理： 直接数字频率合成器（Direct Digital Synthesizer, DDS）是一种把数字信号通过 D/A 转换成模拟信号的数字合成技术。它有查表法和计算法两种基本合成方法。由于查表法结构简单，只需要在 ROM中存放不同相位对应的幅度序列，然后通过相位累加器的输出对其寻址，经过数/模转换和低通滤波（LPF）输出便可以得到所需要的模拟信号。DDS系统主要有相位累加器、波形存储器、数模（D/A
DDS(Direct Digital frequency Synthesis)即直接数字频率合成器
FPGA/MATLAB学习教程/源码/项目合作开发
02-14 9667
随着科学技术的日新月异的发展，各种各样的电子产品也正在逐步向着高精尖技术方向发展。电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中，数字电子技术已经渗透到了人们生活的各个层面，信号发生器是一种常用的信号源，广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此，信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的，也是应用最广泛的电子仪器之一，几乎所有的电参量的测量都需要用到信号发生器。 从宏观上测量仪器
基础篇-verilog-FPGA实现频率相位调制DDS信号
ciscomonkey的博客
11-03 1万+
//此模块实现频率、相位可调的DDS信号输出 //Fword越大，越快的的让高位的address+1，Fword取0，那么则需要很长很长的时间address才会+1 //所以Fword相当于步进，步进越大，频率越快，步进越小，频率越小。 //-------------------------------------------------------------------------------...
217维特比译码器的FPGA设计
热门推荐
FPGA/MATLAB学习教程/源码/项目合作开发
08-10 10万+
二：viterbi译码器 （2，1，7）卷积码译码过程的总体结构可分为4个子模块，分别是分支度量模块，加比选蝶形运算单元，幸存路径存储单元和回溯译码单元。 译码器的结构框图如图3所示。 ·分支度量计算单元 分支度量计算单元是用来计算输入信号序列与卷积码各个可能输出信号序列的似然度量，维特比的似然准则就是在寻找具有最小距离的路径。若译码器采用硬判决译码时，分支度量计算采用...
数字频率计的功能及工作原理
FPGA/MATLAB学习教程/源码/项目合作开发
10-21 2万+
2.1数字频率计功能概述 数字频率计数器的基本功能是测量一个频率稳定度高的频率源的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。 2.2 基本工作原理及设计思路 根据频率计设计的设计要求，我们可将整个电路系统划分.
基于FPGA的AES加解密读写控制系统，实现FLASH内部读写内容的销毁功能
FPGA/MATLAB学习教程/源码/项目合作开发
08-06 2万+
第一，由主控发送写指令，由于每次写入到闪存的时候，必须加密，所以在主控发出写指令的时候，随机序列模块产生伪随机序列作为加密的密钥。同时需要产生对密钥进行加密的mastkey序列。 第二，CBC加密，对于发送的序列（本课题，我们使用的是128位的AES），每128个进行划分，对于每个128个序列，首先和前一128个序列的密文进行异或，然后再通过密钥进行加密，然后再使用mastkey序列将当前的密钥进行加密，从而完成一个CBC加密链。 这里，对于闪存的存储空间做如下的设计： ...
在算法研究过程中如何进行算法创新
FPGA/MATLAB学习教程/源码/项目合作开发
02-20 2万+
创新一直是一个令人纠结的话题，研究生毕业设计多数需要算法的创新，而博士生毕业更需要大量的创新才行。这里，我们就团队这几年来的工作经验，谈谈如何进行合理的算法创新。 一、创新角度 通常，我们使用一个算法，这里举个简单的粒子，PSO粒子群优化算法，我们通过仿真，会得到该算法的收敛速度，仿真精度等一些参数指标。如果我们需要对该算法进行创新，一般就需要从原算法的性能指标角度考虑，比如收敛速度和精度的提高，对于一些低要求，可以在保证收敛速度不变的情况下，提高精度，或者在精度不变的情况下，加快收敛速度，如果..
基于分段多项式DDFS的高精度FPGA设计与性能优化
本文主要探讨了一种创新的直接数字频率合成器（DDFS）设计方法，特别关注于基于分段多项式近似算法的实现以及在现场可编程门阵列（FPGA）平台上的集成。研究者韩潇、曾立、占丰和陈昱来自北京航空航天大学空间与环境...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值