【FPGA小波变换】基于FPGA的图像9/7整数小波变换verilog实现

1.软件版本

quartusii12.1

2.系统概述

     CCSDS标准在去相关模块中建议采用9/7整数小波变换，即是对原始图像先进行行变换，然后对变换后的数据再进行列变换。需要三级这样的二维小波变换，将图像分为10个子带。假设原始图像为零级小波变换后的LL0，那么后一级就是对前一级变换之后得到的LLi(i=0，1，2)再进行整数提升小波变换所得的结果。由于需要三级整数提升小波变换，每一次变换需要变换的部分的边长都为前一级的1/2，所以要求待变换的图像宽高是8的倍数。如果不满足要求，则需要对图像进行扩边处理。

       CCSDS标准中采用的9/7整数小波变换就是这样一种提升小波变换，并且它只需一次提升。其算法公式可通过改变式得到：