【中值滤波+SAD匹配跟踪】基于verilog编程开发的FPGA中值滤波和SAD模板匹配跟踪

160 篇文章 567 订阅 ¥79.90 ¥99.00
266 篇文章 453 订阅
本文介绍了使用Verilog在FPGA上实现3*3中值滤波器和SAD模板匹配跟踪算法的过程。通过中值滤波器去除噪声,SAD算法用于目标跟踪。详细阐述了FPGA设计的架构、仿真效果以及实际应用中的注意事项,包括地址控制器的设计和延迟调整。
摘要由CSDN通过智能技术生成

1.软件版本

ISE14.7

2.系统概述

中值滤波:

        对图像进行3*3的滤波,这里中值滤波的本质就是对邻近区域内3*3区域计算均值,这里,我们使用自己编写的程序(不使用MATLAB自带的中值滤波函数)来仿真。

        仿真结果如下所示:

SAD模版匹配跟踪算法:

        模版匹配算法的基本公式为:

     

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值