【可调延时网络】基于FPGA的可调延时网络系统verilog开发

160 篇文章 565 订阅 ¥79.90 ¥99.00
67 篇文章 17 订阅
本文探讨了基于FPGA的可调延时网络系统,重点关注了网络控制系统的延迟问题及其对闭环控制性能的影响。通过Verilog开发,实现了动态调整延迟的功能,以确保数据正确接收。系统采用DPRAM作为异步时钟域隔离接口,通过IP核配置建立,并通过仿真验证了不同延迟设置下的性能。
摘要由CSDN通过智能技术生成

1.软件版本

ISE14.7

2.系统原理

      “网络控制系统”一般有两种理解,一种是对网络的控制(Control of Network);另一种是通过网络传输信息的控制系统(Control through Network)。这两种系统都离不开控制和网络,但侧重点不同。前者是指对网络路由、网络数据流量等的调度与控制,是对网络自身的控制,可以利用运筹学和控制理论的方法来实现;后者是指控制系统的各节点(传感器、控制器、执行器等)之间的数据不是传统的点对点式的,而是通过网络来传输的,是一种分布式控制系统,可通过建立其数学模型用控制理论的方法进行研究。图1给出了网络控制系统的结构。本文主要研究的内容正是后者,即:网络控制系统。

图1 网络控制器结构图

       在网络控制系统中,通常采用分布式控制方式。分布式控制

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值