【FPGA+DMTD】基于FPGA的双混频时差(DMTD)测量仪verilog实现

160 篇文章 567 订阅 ¥79.90 ¥99.00
266 篇文章 453 订阅
本文介绍了基于FPGA的双混频时差(DMTD)测量仪的Verilog实现,系统包括ADC、DDC和鉴相器等模块。通过MATLAB仿真生成带相位噪声的正弦信号,FPGA内部进行数字下变频和相位检测,最终在MATLAB中处理并展示仿真结果。
摘要由CSDN通过智能技术生成

1.软件版本

matlab2013b,ISE14.7

2.系统概述

双混频时差(DMTD)原理,整个系统包括如下:

1. 输入:两个有相位噪声的10MHz正弦信号。

2. 输出:互方差(Cross-Variance)和互频谱(Cross-Spectrum)

3. 信号处理过程:

       如图1所示,输入信号经功分器(Splitter)分成两路,分别经ADC模数转换器输出到数字下变频器DDC,DDC内的数控振荡器NCO产生10MHz正弦和余弦信号将输入信号下变频为同相(I)和正交(Q)两个拍频信号,经过抽取和滤波输出到鉴相器(Phase Detection),做反正

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值