1.软件版本
quartusii12.1
2.系统原理和verilog设计
这里,我们设计的BP神经网络基本结构如下:

这里,神经网络采用4-2-4模型BP网络,即输入层个数为4,隐含层个数为2,输出层个数为4。
2.1权值,阙值,输入,输出关系

这个部分涉及到的原理:
本文介绍了基于FPGA的简易BP神经网络设计,使用QuartusII 12.1进行开发。设计中采用了4-2-4的BP网络模型,权重和阈值通过查找表实现,激活函数也利用查表方式简化计算。经过仿真,验证了神经网络的正确性。
quartusii12.1
这里,我们设计的BP神经网络基本结构如下:

这里,神经网络采用4-2-4模型BP网络,即输入层个数为4,隐含层个数为2,输出层个数为4。
2.1权值,阙值,输入,输出关系

这个部分涉及到的原理:
1220

被折叠的 条评论
为什么被折叠?