【FPGA教程案例64】硬件开发板调试4——通过vio扩充ila数据采集种类

FPGA教程目录

MATLAB教程目录

--------------------------------------------------------------------------------------------------------------------------------

目录

1.软件版本

2.课题概述

3.verilog程序编写

---

1.软件版本

vivado2019.2

2.课题概述

       我们在前面两课程学习了VIO和ILA的使用。在本课程中，将介绍下如何通过VIO来扩展ILA数据采集的数量。

       VIO核是一种虚拟输入输出（Virtual Input Output）核，它是一个可定制的IP核，可以用于实时监视和驱动内部FPGA的信号。VIO核可以定制输入和输出端口的数量与宽度，用于和FPGA设计进行连接。当使用这个核进行实时交互时，需要使用Vivado逻辑分析特性。由于VIO核与被监视和驱动的设计同步，因此应用于设计的时钟约束也适用于VIO核内的元件。VIO核的原理是基于对FPGA内部信号的实时监视和驱动。通过将VIO核与FPGA设计进行连接，可以定制VIO核的输入和输出端口的数量与宽度。在实际应用