--------------------------------------------------------------------------------------------------------------------------------
目录
1.软件版本
vivado2019.2
2.FPGA工程的布局布线步骤
2.1布局
通过Verilog设计将得到LUT门级网表,其仅仅是从逻辑关系上的一些LUT结构连接。但是在烧写如FPGA时,需要将各个资源块对应到FPGA的不同区域内。在FPGA里布局需要考虑的问题是,如何将这些已有的逻辑上连接的LUT及其它元素合理的放到现有的FPGA里,达到功能要求的时候保证质量。合理的布局有利于缩短数据处理的时延,降低功耗等等。
2.2布线
在完成布局之后