【FPGA教程案例89】编译码2——使用vivado核实现RS信道编译码

FPGA教程目录

MATLAB教程目录

---

目录

1.软件版本

2.RS编译码原理概述

2.1 RS编码原理

2.2 RS解码原理

2.3RS数学公式

3.verilog实现过程

3.1 RS编码核的配置

3.2 RS译码核的配置

3.3 RS编译码核的调用模块编写

3.4 testbench

4.仿真测试

---

1.软件版本

vivado2019.2

2.RS编译码原理概述

       RS编码，又称里所码，即Reed-solomon codes，是一种前向纠错的信道编码，对由校正过采样数据所产生的多项式有效。当接收器正确的收到足够的点后，它就可以恢复原来的多项式，即使接收到的多项式上有很多点被噪声干扰失真。RS（Reed-Solomon）编码是一种前向纠错编码，广泛用于数字通信和存储系统中。它基于有限域上的多项式，能够有效地纠正多个随机符号错误。在实现RS编码和解码的过程中，会涉及到许多数学概念和公式。

2.1 RS编码原理