在4元有限域下基于EMS算法的LDPC译码FPGA实现与仿真

目录

一、理论基础

二、核心程序

三、测试结果

四、参考文献

---

一、理论基础

         首先，分别测试4进制，8进制和16进制，从仿真结果可知，16进制的效果较好，然后由于仿真速度较慢，我这里就仿真到了2db，码长设置的也较短，目的主要是为了验证算法，FPGA部分的码长根据求进行设置。

       而通过对EMS算法的详细分析可以发现，消息向量之间的运算只保存部分最大值运算结果，而且运算过程中只需要根据数值之间大小比较的结果做出判决。决定译码结果的是消息向量中数值之间的相对大小，消息向量中单个值的大小并不影响译码结果。初始消息也一样，即[L[0],......,L[q-1]]与[L[0]-M,......,L[q-1]-M]作为初始消息向量是等效的。

EMS算法步骤：

      1.初始化分为3步   a. 根据接收消息计算消息向量的LLR向量L[k]，k={0.q-1}。 b. 对向量L进行排序，按降序排列为Ls。c.