★FPGA项目经验
该专栏为热销专栏榜 第84名
文章平均质量分 87
介绍FPGA设计技巧,如何使用FPGA实现各类算法,FPGA和MATLAB如何联合调试,如何使用FPGA开发项目等等。
优惠券已抵扣
余额抵扣
还需支付
¥79.90
¥99.00
购买须知?
本专栏为图文内容,最终完结不会低于15篇文章。
订阅专栏,享有专栏所有文章阅读权限。
本专栏为虚拟商品,基于网络商品和虚拟商品的性质和特征,专栏一经购买无正当理由不予退款,不支持升级,敬请谅解。
fpga和matlab
专业即算法,算法即数学,数学即万物。从事MATLAB算法仿真工作15年,从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等各专业问题。
展开
-
基于FPGA的颜色模型和帧差法的目标检测跟踪算法实现
目标跟踪中,基础的差分法,存在较大的缺陷,比如目标静止状态,那么就无法检测,如果场景中,运动的物体非常多,那么就会出现检测混乱的情况,如果摄像机存在较为剧烈的抖动,同样会导致检测失败。因此,针对各种不同的应用场景,设置不同的模板,结合传统的帧差法,从而提升系统的性能。目标跟踪中,基础的差分法,存在较大的缺陷,比如目标静止状态,那么就无法检测,如果场景中,运动的物体非常多,那么就会出现检测混乱的情况,如果摄像机存在较为剧烈的抖动,同样会导致检测失败。SDRAM控制器,开发板硬件的配置,不涉及具体的算法原理。原创 2023-04-06 21:08:16 · 2105 阅读 · 0 评论 -
FFT处理器的FPGA优化实现
旋转因子压缩块存储方案FFT运算在硬件实现上速度较快,常见的FFT处理器实现方法主要包括串行和并行两种方式[。其中,串行实现方式,硬件资源开销较小,只需要消耗一个蝶形计算单元的硬件资源,但是其处理速度较慢。而并行实现方式,FFT运算时间等于一次蝶形运算时间,但其硬件资源开销巨大。针对这个问题,分别从旋转因子的压缩存储,复数乘法器,RAM存储,蝶形计算结构以及整体构架的低功耗实现等多方面对FFT处理器进行改进。1.分解FFT处理器FFT处理之后,得到的频域信号可表示为:对于长度为N的离散序列,且N。原创 2023-03-12 19:33:01 · 1606 阅读 · 0 评论 -
基于System Generator的1024QAM-FM软件无线电联合调制解调系统的FPGA实现
鉴相器的结构,其结构如下所示。在载波同步过程中,相位检测器的输出误差信号经过环路滤波得到NCO控制信号,从而改变NCO输出信号频率使相差逐渐减小,最后趋近于零,达到载波同步的目的。在跟踪过程中,可能出现频偏,时偏突变的情况,这里,我们队反馈信息进行计算平均,从而有效抑制突变情况。原创 2023-03-08 02:14:58 · 1292 阅读 · 0 评论 -
GPS系统跟踪捕获算法的Verilog实现
本系统测试使用的CA码存放在ROM中,在使用的时候直接进行调用,CA码的长度,根据实际的指标采用的长度为1023。原创 2023-03-07 01:03:28 · 1141 阅读 · 0 评论 -
基于并行搜索的低信噪比环境下GPS信号检测算法FPGA实现
限制电文记录长度的因素有两个:一个是C/A码的多普勒效应,还有一个是捕获电文中是否含有导航电文相位转移。信噪比与捕获使用的电文记录长度成正比,电文长度越长,捕获信号便更困难,用硬件完成捕获的成本也会越多、越复杂。一般导航电文长度有20个C/A码长,捕捉电文的长度必须在10ms内,因为20毫秒内最多只有一个电文的相位偏移,若使用前10毫秒级有一个电文产生相位偏移,那么下一个毫秒级将不会有。将捕获到的GPS信号的数据传递给跟踪过程,再通过跟踪过程便可得到卫星的导航电文。其基本结构如图2所示。原创 2023-03-07 00:50:10 · 788 阅读 · 2 评论 -
基于FPGA的OFDM-QPSK链路verilog实现
我们设计的数字系统是一个OFDM 通信系统中的基带数据处理部分,就是不包括变频,射频电路部分的设计,甚至没有加入同步的部分,而是只包括信道编码、交织、星座映射、FFT 和插入循环前缀的部分。为了使得到的信号尽可能的保持质量,我们必须保证发送出去的信号是接近理想的信号,即发送出去的信号没有毛刺,边带的平滑的,而且在信号的频域上没有高频分量。在实际系统中,无论发送出去的信号多么完美,都会受到信道中噪声的影响,应此在OFDM系统的接收端,我们必须再加上一个低通滤波器,使接收到的信号更加的平滑。原创 2023-03-06 00:32:51 · 1081 阅读 · 0 评论 -
基于FPGA的QPSK调制系统verilog开发
从上面可以看到QPSK信号可以当作是两路BPSK信号经正交调制后相加得到,即若QPSK的比特传输速率是,则其I路Q路都是比特速率为的BPSK信号。在相同传输速率的条件下,QPSK的频谱利用率是BPSK的一倍。注意的BPSK信号空间分不需要分裂BPSK的星座图中显示的两家运营商在该计划的符号(位)能源的。因此,信号星座组成的信号空间4点,1/2的因素表明,两家运营商之间的分裂,同样的总功率。这个结果与单位的基础上功能在一个两维的信号空间被用作信号的同相分量和正交分量信号的第二首的基础功能。原创 2023-03-05 00:59:22 · 2699 阅读 · 0 评论 -
基于FPGA的RS232串口收发系统开发
up目录一、理论基础二、核心程序 数据传输方式指的是通过某种方式建立一个数据传输通道将数据信号在其中传输,它是数据通信的基础。数据的传输方式分为并行传输和串行传输,在串行传输中又分为异步传输和同步传输。按照电路的传输能力,可以分为单工、半双工、全双工传输。1 并行传输与串行传输 并行传输指的是数据以成组的方式,在多条并行信道上同时进行传输。常用的是将构成一个字符的几位二进制码同时分别在几个并行的信道上传输。另外加一条控制信号即“选通”脉冲,它在数据信号发出之后传送,用以通知接收设备所有原创 2023-01-11 23:04:23 · 1114 阅读 · 1 评论 -
基于FPGA的7x7矩阵求逆verilog开发
up目录一、理论基础二、核心程序三、测试结果 矩阵求逆,即求矩阵的逆矩阵。矩阵是线性代数的主要内容,很多实际问题用矩阵的思想去解既简单又快捷。逆矩阵又是矩阵理论的很重要的内容,逆矩阵的求法自然也就成为线性代数研究的主要内容之一。设A是数域上的一个n阶方阵,若在相同数域上存在另一个n阶矩B,使得: AB=BA=E。 则我们称B是A的逆矩阵,而A则被称为可逆矩阵。其中,E为单位矩阵。典型的矩阵求逆方法有:利用定义求逆矩阵、初等变换法、伴随阵法、恒等变形法等。 逆矩阵的求法有多种,其中重要原创 2022-12-26 22:51:28 · 3209 阅读 · 14 评论 -
基于FPGA的64点fft变换verilog开发
这精度的损失在10bits看来对最后的误差的影响是存在是不可忽略的。此后,在这思想基础上又开发了高基和分裂基等快速算法,随着数字技术的高速发展,1976年出现建立在数论和多项式理论基础上的维诺格勒傅里叶变换算法(WFTA)和素因子傅里叶变换算法。采用这种算法能使计算机计算离散傅里叶变换所需要的乘法次数大为减少,特别是被变换的抽样点数N越多,FFT算法计算量的节省就越显著。采用这种算法能使计算机计算离散傅里叶变换所需要的乘法次数大为减少,特别是被变换的抽样点数N越多,FFT算法计算量的节省就越显著。原创 2022-12-18 02:12:16 · 1658 阅读 · 0 评论 -
基于FPGA的移相波束形成verilog实现
移相波束形成FPGA系统,其主要包括控制模块,混频器,LPF低通滤波器,RAM存储器,MUX选择器,FFT傅里叶变换模块以及模计算模块。原创 2022-11-27 22:15:10 · 2502 阅读 · 0 评论 -
基于24位Δ-ΣADC和FPGA的高精度数据采集系统开发
本系统主要由调理电路模块、A/D转换模块、FPGA控制电路及外扩存储模块、USB接口模块组成,系统的总体框图如图所示。原创 2022-11-27 21:52:18 · 1194 阅读 · 0 评论 -
基于FPGA的PID控制器开发与实现
基于FPGA的PID控制器开发原创 2022-11-21 21:31:41 · 1748 阅读 · 0 评论 -
基于FPGA的数字基线恢复算法verilog开发实现
要去除信号中的趋势项,需要通过对信号的特征和物理模型进行分析,通过边界条件、初始条件和统计特性条件等得出修正函数的系数。修正函数可采用多项式构造,只要多项式的次数及其系数能够确定,就可以从原始信号中减去用修正函数模拟的趋势项,从而得到消除趋势项的信号。采用最小二乘法消除信号趋势项,通过该算法可以获得在最小平方差意义上的测试数据与数学模型的最佳拟合,利用最小二乘法既可以消除数字信号中的线性趋势项,又可以消除非线性高阶多项式趋势项。,可对t个有函数关系的直接测量的量Y进行N次测量,得到测量数据。原创 2022-11-05 16:17:48 · 1177 阅读 · 2 评论 -
在4元有限域下基于EMS算法的LDPC译码FPGA实现与仿真
校验节点更新开始时,首先读取数据,之后对其中的域值进行置换,并将置换后的消息向量存入分布式存储器中,单步运算单元逐一完成消息向量之间运算,最终的更新结果存入分布式存储器中,输出结果单元将更细结果输出,结果中的域值每一个校验节点的更新过程同样需要多步的运算,每一步的运算需要相同的运算模块来完成。首先,分别测试4进制,8进制和16进制,从仿真结果可知,16进制的效果较好,然后由于仿真速度较慢,我这里就仿真到了2db,码长设置的也较短,目的主要是为了验证算法,FPGA部分的码长根据求进行设置。原创 2022-11-02 20:58:52 · 1080 阅读 · 0 评论 -
一种基于USB总线技术的数据采集系统接口FPGA实现
“数据采集”是指将温度、压力、流量、位移等模拟量采集转换成数字量后,再由计算机进行存储、处理、显示或打印的过程。相应的系统称为数据采集系统。数据采集的任务,具体地说,就是采集传感器输出的模拟信号并转换成计算机能识别的数字信号,然后送入计算机进行相应的计算和处理,得出所需的数据。与此同时,将计算机得到的数据进行显示或打印,以便实现对某些物理量的监视,其中一部分数据还将被控制生产过程中的计算机控制系统用来控制某些物理量。数据采集系统性能的好坏,主要取决于它的精度和速度。在保证精度的条件下,应有尽可能高的采样速度原创 2022-11-01 21:53:43 · 990 阅读 · 0 评论 -
基于FPGA的双目相机目标深度图像提取实现——详细版
目录一、理论基础二、核心程序三、测试结果系统的整体框架结构如下图所示: 双目立体视觉模拟了人类双眼感知环境的方式其结构如图2-1所示,主要包括图像采集、摄像机表达、图像校正、立体匹配、及深度获取等五部分构成。 为了使得双目立体视觉能够走出实验室进入到实际应用中,研究者们在优化双目立体视觉系统实时性方面做了许多努力。在这些工作中有一些是基于资源受限的平台如FPGA、DSP或者ASIC等,它们都具有良好的并行计算的能力,并且使用T兼容性很好的局部匹配算法,但是它们的设计都十分复杂,并且具原创 2022-10-26 23:14:00 · 3172 阅读 · 0 评论 -
基于FPGA的分形编码器verilog设计——详细版
分形图像编码是一个相对较新的图像压缩技术。在分形图像编码中,通过利 用自然图像中存在的不同子图像间的跨尺度相似性(即把图像视为分形),一幅图 像用一个使图像近似不变的压缩仿射变换①的参数来表达,压缩文件中储存的是这 些参数的量化值而不是图像本身的象素值。分形理论是非线性科学研究中一个十分活跃的分支,特别是近十余年来在计 算机图像处理和分析中已得到广泛应用。同时,要了解分形图像压缩技术的起源, 以及理解该技术的数学原理,分形的概念是必不可少的。原创 2022-10-15 23:41:05 · 1580 阅读 · 0 评论 -
【FPGA混沌】基于FPGA的混沌系统verilog实现
这里,我们主要使用的公式为:首先,我们使用MATLAB进行仿真,得到如下结果:然后,我们使用FPGA进行实现 此时,式中A=10,B=28,C=8/3为典型参数。为便于用FPGA实现连续混沌系统,可以采用Euler算法对式进行离散化处理,得到如下离散化方程: 当△T足够小,例如取△T =0.001S,上面两个系统具有相同的动态特性,此时(2)式对应的离散方程为: 本系统我们采用IEEE754单精度表示方法进行表示,可以得到如下的结果。0.99:3F7D70A30.9...原创 2022-06-11 23:13:06 · 2650 阅读 · 0 评论 -
【DDFS】基于压缩LUT的直接数字频率合成器DDFS的FPGA实现
Quartusii12.1 DDFS的工作过程为:在参考时钟fc的作用下,相位累加器对频率控制字FCW进行线性累加,将其高W位作为地址码通过波形查值表ROM变换,产生D位对应信号波形的数字序列,再由数模转换器DAC将其转化为阶梯模拟电压波形后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出。 一个N位的相位累加器对应相位圆2N上个相位点,其最低相位分辨率为θmin= Δθ=2π/2N。在图2中N为4,则有16个相位值和16个幅度码相对应。该幅度存储于波形存储器中,原创 2022-06-02 03:19:26 · 1387 阅读 · 0 评论 -
基于FPGA的Bubble 游戏开发
1.为了节约算法资源消耗,玩家发射的泡泡数量有限,统一为20个炮弹。2.为了体现不同速度下的难度,弱化鼠标的作用,发送泡泡会左右快速或者慢速移动,然后瞄准后,用户发射泡泡。3.为了将程序量控制在1万行以内,做如下的简化:如果发送的泡泡和上方的泡泡,2个泡泡颜色相同,那么自动消除这2个泡泡,但是不考虑连锁的反应(即横向,斜向,多个的情况,这个涉及到复杂的搜索机制,本课题只考虑发射的泡泡和上方的泡泡相同的时候才消泡泡),因为这个部分非常复杂。注意,必须是发射的和原来有的泡泡颜色相同才消除,两个发射的或者原创 2020-09-25 16:14:08 · 7129 阅读 · 1 评论 -
基于FPGA的混沌信号发生器设计与实现
提出基于FPGA设计混沌信号发生器的一种改进方法。首先,采用Euler算法,将连续混沌系统转换为离散混沌系统。其次,基于IEEE-754单精度浮点数标准和模块化设计理念,利用Quartus II软件,采用VHDL和原理图相结合的方式设计混沌信号发生器。最后,在FPGA实验系统上进行实验,在示波器上显示了混沌吸引子的相图及时域混沌信号。由于采用了基于数据选择器的面积优化方法,复用耗费逻辑资源较多的浮点运算模块,大大减少了混沌信号发生器所占用的FPGA逻辑资源。实验结果证明了该方法的有效性和通用性。0 引言原创 2020-09-30 19:19:06 · 13358 阅读 · 15 评论 -
基于FPGA的高精度DDS设计和测试
该幅度存储于波形存储器中,在频率控制字FCW的作用下,相位累加器给出不同的相位码,对波形存储器寻址,完成相位--幅度变换,经DAC变成阶梯正弦波信号,再通过低通滤波器平滑,便得到模拟正弦波输出。DDS的工作过程为:在参考时钟fc的作用下,相位累加器对频率控制字FCW进行线性累加,将其高W位作为地址码通过波形查值表ROM变换,产生D位对应信号波形的数字序列,再由数模转换器DAC将其转化为阶梯模拟电压波形后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出。这个作为频率控制字的高16位的输入脚。原创 2022-09-21 21:01:43 · 3063 阅读 · 1 评论 -
基于FPGA的FIR滤波器的设计与实现
最后,从设计方法来看,IIR滤波器的设计参照连续时间系统的传输函数进行,可以充分利用模拟滤波器的设计结果,但是要求设计者有一定的模拟滤波器的设计知识,而且必须保证在模拟滤波器中能够找到合适的滤波器原型作为设计基础;我们对这个系数进行整数化,得到如下的结果:86,31,-154,-322,-218,321,1185,1995,2327,1995,1185,321,-218,-322,-154,31,86。由于系统设计的是4倍的采样率,所以输入的信号为连续的四个1,或则-1,作为测试信号,其输出第二张图所示。原创 2022-09-15 23:01:31 · 1425 阅读 · 0 评论 -
基于DCT+huffman变换的图像压缩解压缩FPGA实现
第三,将压缩后的图像和原始图像进行对比分析,分析其图像质量,并对比matlab的仿真结果和FPGA的仿真结果是否一致。注意,这个就是1920*8的modelsim仿真图,从后面的解码后的效果看,基本完全正确。然后在对DCT和Huffman进行简单的设计介绍。第一,通过matlab实现上述算法流程图的仿真;第二,通过verilog实现FPGA的图像压缩;即先分块,然后对分块后的图像进行上述分解流程。这里1920*8的测试仿真如下。原创 2022-09-15 02:57:42 · 3360 阅读 · 23 评论 -
基于FPGA的SPI协议接口的verilog设计
1.简介与仿真结论 SPI是一种三线同步接口,分别为同步时钟信号、数据输入信号和数据输出信号。另外每个扩展芯片还需要一个片选信号,主器件通过片选信号选通与其通信的从器件。它允许处理器与各种外围设备之间以串行方式(如8位数据同时、同步地被发送和接收)进行通信。系统的功能仿真,MODELSIM。得到如下的结果:SPI-MASTER仿真结果图2.理论分析 在SPI接口中,数据的传输需要1个时钟信号线和两条数据线,共由四根线组成,如下表。由此可见,SPI的结构...原创 2022-03-12 22:24:16 · 3813 阅读 · 0 评论 -
基于FPGA的通用8251串行异步收发器(6600+字)
1.简介与仿真结论 随着集成电路技术的发展,电子设计自动化(EDA)逐渐成为重要的设计手段,已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术,它与电子技术,微电子技术的发展密切相关,它吸收了计算机科学领域的大多数最新研究成果,以高性能的计算机作为工作平台,促进了工程发展。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成的设计文件,VHDL语言是经IEEE确认的标准硬件语言,在电子设计领域受到了广泛的接受。本文介绍了串行通信的基本理...原创 2022-03-12 21:40:59 · 1271 阅读 · 0 评论 -
三相整流器移相触发电路的整体FPGA设计
三相整流器移相触发电路系统的整体设计方案主要包括如下几个类型:基于CPLD的系统实现方案;基于专用芯片的系统实现方案以及基于中小规模集成电路的系统实现方案[06~09]。 ·基于中小规模集成电路的系统实现方案 基于中小规模集成电路来实现三相整流器移相触发电路系统,其主要方法是通过多个数字芯片焊接在PCB电路板上,构建一个三相整流器移相触发集成电路,该方法需要了解各个芯片的时序,设计的电路板需要严格满足时序要求。因此,通过这种方法得到的三相整流器移相触发电路,其系统稳定性较差,任何一个......原创 2020-12-25 03:37:13 · 10695 阅读 · 3 评论 -
FPGA视频处理系统
视频图像处理作为一种重要的现代技术,已经在通信、航天航空、遥感遥测、生物医学、军事、信息安全等领域得到广泛的应用。视频图像处理特别是高分辨率图像实时处理的实现技术对相关领域的发展具有深远的意义。随着科学技术的进步,视频图像的采集和处理的应用需求也日益增加。传统的采集和处理主要依赖于PC机,以及其它的专用的集成电路板卡来实现的,由于功能比较单一,体积较大,且受到处理速度的限制,已经逐渐不能满足实际的要求。由于FPGA的技术发展很快,运算能力不断增强,运算速度越来越快,成本也在不断降低。目前FPGA的技术已原创 2020-11-28 23:49:55 · 7830 阅读 · 0 评论 -
基于FPGA的MIMO系统中射频处理部分的研究与实现
3.2.1 移位寄存器的设计如果用外部的控制器来控制FPGA,则控制器与FPGA的连接需要大量的IO端口,为了减少两者的IO端口的运用,节省端口资源,我设计了移位寄存器,其作用是将外部的串行控制字转换为并行控制字。而在转换的过程中起转换时钟与dclk转换结束信号sclk皆由外部控制器提供。其实现Verilog HDL语言如下:module Shiftregister(dc,clr,ds,EN,date,Q);input dc,clr,ds,EN,date;output [31:0] Q;原创 2020-10-29 01:00:00 · 10147 阅读 · 0 评论 -
基于FPGA的DDS研究与设计
DDS(Direct Digital frequency Synthesis)即直接数字频率合成器,是一种新型的频率合成技术,具有较高的频率分辨率,快速的频率切换,稳定性好,可灵活产生多种信号的优点。因此,在现代电子系统及设备的频率源设计中,尤其在通信领域,直接数字频率合成器的应用越来越广泛。在数字化的调制解调模块中。DDS取代了VCO(模拟的压控振荡器),被大量应用。这种合成技术是一种利用数字技术来控制信号的相位增量的技术,它采用插值取样的方式,将要合成的正弦波波形用若干个采样点的取值来代替,然后依次等时原创 2020-10-25 15:27:21 · 7244 阅读 · 0 评论 -
数字频率计的功能及工作原理
2.1数字频率计功能概述 数字频率计数器的基本功能是测量一个频率稳定度高的频率源的频率。通常情况下计算每秒内待测信号的脉冲个数,此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长,得到的频率值就越准确,但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短,测的频率值刷新就越快,但测得的频率精度就受影响。本数字频率计是用数字显示被测信号频率的仪器,被测信号可以是正弦波,方波或其它周期性变化的信号。2.2 基本工作原理及设计思路根据频率计设计的设计要求,我们可将整个电路系统划分.原创 2020-10-21 16:58:56 · 25867 阅读 · 3 评论 -
利用Verilog硬件语言来描述DES加密技术
本文对DES加密模块的设计进行了详细的介绍,对DES加密技术的工作原理及DES的算法进行了详细的介绍。DES算法的3个入口参数为key、data、mode,key为加密解密使用的密钥,data为加密解密的数据,mode为其工作模式。本文只对key-gen模块进行了详细的讲解。DES加密工作原理中只详细介绍了DES的一轮,其中对DES的一轮中各个步骤进行了比较详细的简介。对DES加密算法进行了图解和说明,并用表格形式对DES的置换规则,放大换位,单纯换位进行了描述。且对DES算法框图中的选择函数S1,S8进行原创 2020-10-19 18:49:37 · 6587 阅读 · 1 评论 -
多路数据采集器的FPGA实现
“数据采集”是指将温度、压力、流量、位移等模拟量采集转换成数字量后,再由计算机进行存储、处理、显示或打印的过程,相应的系统称为数据采集系统。随着科技进步,人们对数据采集的要求也越来越高,比如采样频率,分辨率等等。基于单片机的数据采集系统数据处理能力比较低,已经无法达到某些要求。科技的不断创新及半导体工业的发展使得我们将可编程逻辑器件的技术应用到数据采集系统的研究上。同时利用CPLD 强大的数字处理功能和高密集成的特点,降低了硬件的成本,简化了电路设计,具有很好的经济效益和社会效益。有此看出,数据......原创 2020-10-18 16:15:37 · 8961 阅读 · 2 评论 -
OFDM的matlab仿真_FPGA实现
4.2 利用MATLAB实现OFDM系统及仿真分析 通过上面几节内容,我们基本了解的OFDM的系统特点,下面我们利用MATLAB来实现OFDM系统的基本工作,并对每个模块做简单的分析。4.2.1 信源产生模块每个系统都有信号源,这里我们为了体现系统的系能,就利用随机的0,1信号做为系统的信号源。message = randsrc(1,N)>0.5;在这里,我们为了方便观察,取N为32,即产生32个随机数,当其大于0.5则产生信号1否则产生信号0。其仿真结果如图4-1所示。...原创 2020-09-06 16:07:04 · 4564 阅读 · 1 评论 -
RS232串口通信
主要设计思想:PC向串口发送命令,FPGA通过判断接收的控制字执行相应的操作,总体框图如图1所示。 图1总体框图 设计包括三部分:1、通过向I/O端口发送高低电平以达到控制外部硬件的要求。2、完成芯片内部逻辑的变化。3、将需要的数据先存起来(一般采用内部或外部FIFO),然后通过串口将数据发送到PC,PC将接收的数据进行处理和分......原创 2019-11-20 02:39:57 · 8031 阅读 · 0 评论 -
基于FPGA的EMAC模块和FIFO模块
IP核是指在电子设计中预先设计的用于搭建系统芯片的可重用构件,可以分为软核、固核和硬核三种形式。软核通常以可综合的RTL代码的形式给出,不依赖于特定的工艺,具有最好的灵活性。硬IP核是针对某种特定工艺生成的物理版图,具有最优化且可预知的面积、速度和功耗,但其可移植性和灵活性较差。固核是前两者在灵活性和性能之间的折衷。以太网技术主要研究内容包括物理层和MAC子层。MAC子层控制器既可以集成于网络终端设备中实现网络接入,同时又是开发网桥、交换机等网络互连设备,延伸以太网传输范围的基础,在以太网接入中....原创 2020-10-25 15:23:29 · 6544 阅读 · 0 评论 -
基于FPGA的ECG信号采集,存储以及传输系统verilog实现
本系统主要包括系统硬件设计/系统软件设计A/D控制模块、SRAM控制模块、心电数据压缩模块、时钟产生模块和串口通信模块EGC信号经过采集滤波放大后,从人体的心电噪声中提取出心电信号,送进入并行A/D控制模块,完成模拟信号到数字信号的转换,再由于心电数据过于庞大,为了能实时存储和传送足够长的有用信号,对采集的ECG必须采取一定的压缩处理,以及更方便地,选用了外接SRAM,与压缩模块形成实时快速的通信。通过本系统,可以简单的实现心电信号的实时采集,在此基础上,可以扩展关于心电信号的检测,识别等工作。...原创 2022-07-26 23:29:01 · 2559 阅读 · 0 评论 -
【FPGA+BP神经网络】基于FPGA的简易BP神经网络verilog设计
这里,我们设计的BP神经网络基本结构如下:这里,神经网络采用4-2-4模型BP网络,即输入层个数为4,隐含层个数为2,输出层个数为4。2.1权值,阙值,输入,输出关系这个部分涉及到的原理: 由于在FPGA中要计算很复杂,所以在这里我们采用查找表 我们首先计算x,即 对于4-2-4.则有(这个计算过程是流水线过程) 我们首先计算这两个节点,然后计算: 这两个节点计算结果的位宽为:19位,我们截取高9位。通过net可以求出节点,10*10+10*10+10*10+10*1...原创 2022-07-11 16:08:37 · 3623 阅读 · 0 评论 -
【FPGA+DMTD】基于FPGA的双混频时差(DMTD)测量仪verilog实现
双混频时差(DMTD)原理,整个系统包括如下:1. 输入:两个有相位噪声的10MHz正弦信号。2. 输出:互方差(Cross-Variance)和互频谱(Cross-Spectrum)3. 信号处理过程: 如图1所示,输入信号经功分器(Splitter)分成两路,分别经ADC模数转换器输出到数字下变频器DDC,DDC内的数控振荡器NCO产生10MHz正弦和余弦信号将输入信号下变频为同相(I)和正交(Q)两个拍频信号,经过抽取和滤波输出到鉴相器(Phase D...原创 2022-07-10 05:23:28 · 1935 阅读 · 0 评论