SPICE 常见错误和基本技巧

使用SPICE进行电路仿真时,可以使用以下的基本技巧

  • SPICE网表的第一行必须是注释行。SPICE将忽略网表中的第一行。
  • 1兆欧姆为1MEG,而非1M,1m或者1 MEG(空格开)
  • 1法拉表示为1, 而非1f或1F。1F表示1 femto-Farad或者说1015 法拉
  • 瞬态仿真显示的是时间数据,即x轴为时间。看上去像三角波或者非常粗糙的参差不齐的曲线,是由于没有设置最大输出步长所引起的。
  • 在.tran语句的最后添加UIC (use initial conditions),有助于改善瞬态分析的收敛性。
  • 包含MOSFET的仿真必须在.option语句中指明比例因子,除非具体指明了MOSFET的宽和长的实际值(最终值)
  • 规避供电电源边界可以改善DC扫描的收敛性。例如,从a~bV扫描一个电路可能导致不收敛,而从c~dV则可以收敛。
  • 在任何仿真中,添加.OPTIONS RSHUNT=1E8语句(或者其它电阻值)可以改善收敛性。该语句给电路中所有节点都添加上一个并联电阻(参见WinSPICE用户手册中关于GMIN参数的介绍)。当然,若RSHUNT值过小将影响仿真结果。

收敛性:

不能仿真的网标数值上无法收敛。若电路中无连接错误,通过调整三个参数ABSTOL、VNTOL、RELTOL可以提升收敛性。
ABSTOL为电流绝对精度,其默认值为1pA。也就是说,如果电路仿真所得值在它实际值的±1pA的范围内时,SPICE认为电流已经收敛,仿真将跳到下一个仿真时刻或AC/DC值。
VNTOL为节点电压精度,默认值为1μV。
RELTOL为相对精度,默认值为0.001(0.1%)。RELTOL用来规避同一电路中仿真较大或较小电气值是所引起的问题。
增加这三个参数的值将加快仿真的速度,并能解决一些收敛问题,其代价是牺牲一些仿真精度。为了改善收敛性,可以在SPICE网表中使用下面语句:
.OPTIONS ABSTOL=1μA VNTOL=1mV RELTOL=0.01
需要强制收敛时,这些参数的值可以设置为
.OPTIONS ABSTOL=1mA VNTOL=100mV RELTOL=0.1

待完善

阅读更多
换一批

没有更多推荐了,返回首页