一种数模混合系统SIP的设计与改进

1. 概述

在相控阵系统中，对收发组件的小型化、低成本提出了越来越高的要求，尤其进入数字阵以来，并持续的将ADC往链路的前端推进，使得数字收发组件在尺寸、功耗和成本等方面压力很大，本方案旨在提出一种SIP数字组件的方案、分析数字组件SIP中的问题并提出一些解决思路。

2. 研究内容

2.1 SIP内容

在数字组件中，集成了接收通道、发射通道、PLL、ADC、DAC、数字处理单元及抗混叠滤波器，配合外部必要的低噪放、功放及下游的FPGA即可完成数字波束控制，为数字相控阵提供集成化的解决方案。

本SIP将数字组件中内容划分为模拟前端SOC芯片、数字部分SOC芯片、抗混叠滤波器及必要的耦合电容等几部分，通过高频基板将各部分组装在同一封装内，采用塑料封装。

图1 系统组成框图

2.2 主要工作

3. 本方案考虑了数字组件SIP中各部分的连接方式，各部分通过基板互连，各单元与基板间采用wire bonding连接，芯片采用导电胶粘接；

4. 方案主要对数字组件SIP中的关键信号线进行了设计，包括各类时钟及主体信号链路，考虑了关键信号线的信号完整性；

5. 在封装设计上，本方案主要进行了热仿真，并针对SIP中的热问题，提出了一些解决思路。

2.3 主要创新点

本方案完成了四颗芯片和六颗电容的封装，主要创新点包括：

6. 方案创新：传统的RF加ADDA链路SIP架构，通常只在混频器后进行简单的低通滤波，主要抑制本振成分，而在ADC前或DAC后 一般没有抗混叠滤波器，这里在SIP内分别在收发通路上增加了收发滤波器，经模块级验证，增加收发滤波器后可提高系统SNR约5dB。