基于XILINX FPGA的卷积神经网络（四）

最新推荐文章于 2024-04-22 16:57:33 发布
VIP文章 最新推荐文章于 2024-04-22 16:57:33 发布
阅读量2.1w 收藏 82
点赞数 15
文章标签： FPGA 卷积神经网络 深度学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cj1343395571/article/details/77155949
版权


最后也是最关键的，就是在fpga上搭建出卷积神经网络的结构。

我使用的fpga是xilinx的xc6slx45，以下是最后的资源使用情况





其中设计最重要的就是解决二维卷积的问题，我采用了shift ram ip核

但是使用会遇到一个问题：需要剔除一些无效数据。 具体如下：</

最低0.47元/天 解锁文章
会思考的程序猿
关注
  • 15
    点赞
  • 踩
  • 82
    收藏
    觉得还不错? 一键收藏
  • 9
    评论
基于FPGA的一维卷积神经网络CNN的实现（二）资源分配
Crazzy_M的博客
11-30 8578
资源分配 环境：Vivado2019.2。 Part：xcku040-ffva1156-2-i，内嵌DSP个数 1920个，BRAM 600个也就是21.1Mb。 说明：通过识别加高斯白噪声的正弦波、余弦波、三角波较简单的实例来利用FPGA实现一维CNN网络，也就是将下列数据传输至FPGA，识别出下面哪些是正弦波、余弦波、三角波，通过简单实例实践，从而实现更复杂的网络。主要是实现CNN网络的搭建，本文因为追求速度利用了大量的DSP，后期加入复杂网络进行DSP复用。 文章目录一、DSP资源分配1.第一层卷积2
xilinx-c-shift-ram-中文版v12.0.pdf
08-23
最新版xilinx 移位寄存器ip核中文翻译文档，有助于初学者参考学习。
卷积神经网络
qq_47896523的博客
03-18 829
为了使每个隐藏神经元都能接受每个输入像素的信息，我们将参数从权重矩阵替换为四阶权重张量 平移不变性：检测对象在输入X中的平移，应该仅仅导致隐藏表示H中的平移。
Xilinx IP核使用(一)--FIFO
热门推荐
兔美酱
02-14 2万+
今天在将SRIO的数据存入FIFO后，然后把FIFO中的数据不断送入FFT进行运算时，对于几个控制信号总产生问题。所以单独对FIFO进行了仿真。原来感觉FIFO的几个参数端口一目了然啊，还需要什么深入了解吗，在实验发生问题才知道当时的想法多么幼稚啊。     下面对xilixn FIFO核进行下简单说明，配上仿真时序图和源代码，描述的还是比较清晰的。希望对和我一样刚接触FPGA不久的同学能有一点
神经网络的FPGA实现：卷积层操作(二)
Jason的博客
09-22 1705
神经网络的FPGA实现：基础卷积操作(一) RGB三通道 Verilog HDL Xilinx VIVADO conv_pe.v文件在上述链接中 `timescale 1ns / 1ps module conv_layer#( parameter CHANNEL_IN=3, //输入图像的通道R G B parameter CHANNEL_OUT=1 //输出图像的通道 )( input clk,//时钟 input rst,//复位 input input_weight_en, //权值使
Xilinx zynq系列FPGA实现神经网络中相关资源评估
祥瑞的技术博客
07-03 8207
相关内容： 深鉴科技DNNDK概览 Xilinx zynq系列FPGA实现神经网络中相关资源评估 目录 zynq7000系列概览 1.内存占用 1.1 FPGA程序中内存的实现方式 1.2 zynq的BRAM内存大小 1.3.一个卷积操作占用的内存 2. PipeCNN可实现性 PipeCNN论文解析：用OpenCL实现FPGA上的大型卷积网络加速 2.1 已实现的Pi...
基于FPGA的一维卷积神经网络算法实现（1D-CNN、BNN的FPGA加速实现）
weixin_44384867的博客
07-15 3070
本文介绍一种基于FPGA的1维卷积神经网络算法加速实现的方案，其中为了进一步提升运算速度，除了第一层卷积采用的是普通卷积运算（CONV），其余卷积层和池化层采用的是二值化运算，即二值化的卷积与池化。 运算过程包含了卷积层、池化层、批标准化层、全局池化、二值化卷积、全连接层、激活函数层，均采用RTL级代码实现，即全部采用Verilog HDL代码实现，兼容Intel Altera FPGA 与 AMD Xilinx FPGA，便于移植。
基于XILINX FPGA的卷积神经网络（一）
cj1343395571的博客
08-09 1万+
基于fpga的卷积神经网络 前期准备工作 首先使用tensorflow设计卷积神经网络，并进行训练。方便起见，我使用了mnist数据集，设计的网络结构为： input layer  24x24 conv1 layer 20x20x6 maxpooling1 layer 10x10x6 conv2 layer 6x6x12 maxpooling2 layer 3x3x12 o
Ram Based Shift Register Xilinx IP核仿真与理解
JJarven的博客
05-11 1013
在这里发现数据是对齐的，但是data2的第一个数据是从2开始的，这就明显是错误的，其实就是我的基础不是太牢固，在testbench中 ce 信号拉高之后我就紧跟着开始输入了数据，这时候在下一个时钟的上升沿才开始把输入数据传进Shift Ram IP核，所以开始的数据就变成了2而不是1。同步FIFO是将从VDMA IP核中读取到的AXI_Stream流数据信号进行缓存做帧差运算，调用这个IP核的目的是防止前面的数据还没有处理完，后面的数据就已经改变导致数据混乱发生错误。
Xilinx中shift_ram IP核使用注意事项
emperor_strange的博客
08-16 1177
Xilinx中shift_ram IP核使用注意事项 在工程中，使用了两个shift_ram的IP核，用于计算滑动平均值，但可能是由于数据位宽较大的原因，在使用过程中总是偶尔出现移位前后的数据不一致。 移位寄存器位宽为42bit，深度为3，移位周期为3个时钟周期，开始时出现过数据输出与输入不匹配，后将时钟周期放长，数据还是偶尔出现不匹配现象。可能是由于一次移位的bit太多导致吧。 但在使用该ip核做3*3的矩阵运算时，由于每次计算的 ...
3.1 、Xilinx FPGA应用进阶通用IP核详解和设计开发-器件内部存储资源介绍
qq_43416206的博客
05-12 558
Xilinx FPGA内部的Block RAM硬核可用于数据内容的长时间或临时存储。Block RAM在Xilinx Spartan-2系列中首次启用。随着器件工艺水平和用户需求的不断增加，FPGA内部的Block RAM容量从最初的16Kb提高到了5000Kb以上。从Virtex-5系列开始，单个RAM硬核的存储规模已经18Kb增加到36Kb，即由两个18kb存储器构成。在简单双口模式中的数据宽度从36位增加到72位，单口RAM的带宽提高了一倍。
基于Xilinx FPGA的OFDM通信系统基带设计
04-17
基于Xilinx FPGA的OFDM通信系统基带设计
基于FPGA的卷积神经网络核素识别硬件加速方法研究.pdf
03-14
制了实际应用中的识别效率，为了加快对放射性核素定性分析，本文提出了一种基于 FPGA 的卷积神经网络核素识别硬件 加速方法。首先提出了一种用于核素分类的轻量型一维卷积神经网络模型，再根据模型卷积层、池化层...
基于xilinx FPGA的PCIe设计实战
04-11
文章介绍了PCIe基础知识，并采用xilinx的fpga实现了RP端和EP端的PCIe系统搭建，完成dma的数据流分析。
基于xilinx fpga OFDM通信系统基带设计
10-29
基于xilinx fpga OFDM通信系统基带设计，很好的书，包括理论和实践
基于Xilinx FPGA IP核的FFT算法的设计与实现
08-31
本文介绍了一种基于Xilinx IP核的FFT算法的设计与实现方法。在分析FFT算法模块图的基础上，以Xilinx Spartan-3A DSP系列FPGA为平台，通过调用FFT IP核，验证FFT算法在中低端FPGA中的可行性和可靠性。
【论文解读系列】从RNN/CNN到大模型全解析
m0_73776435的博客
04-18 1464
论文：A Survey of Neural Code Intelligence: Paradigms, Advances and Beyond地址：GitHub：https://github.com/QiushiSun/NCISurvey神经代码智能（Neural Code Intelligence），即利用深度学习理解、生成和优化代码，正展现出其对人工智能领域变革性的影响。作为连接与的桥梁，这一领域不论是从论文数量上还是应用上，在过去几年里已经极大吸引了研究界/工业界的关注。
Pytorch实用教程：nn.LSTM内部是如何实现的
惊鸿若梦一书生
04-19 759
nn.LSTM对象在 PyTorch 中负责创建一个LSTM 层。input_size：输入特征的维度。：LSTM 隐藏层的维度。num_layers：堆叠的 LSTM 层的数量（默认为1层）。bias：是否使用偏置（默认为True）。：输入和输出的维度顺序是否为 (batch, seq, feature)（默认为False，即 (seq, batch, feature)）。dropout：如果大于0，则除了最后一层外，其他层后会添加一个dropout层。：是否使用双向。
kaggle使用深度学习的logistic回归方法实现疟疾细胞图像分类
最新发布
CDBmax的博客
04-22 628
import os这段代码是一个典型的Python导入语句集，涵盖了在进行机器学习和图像处理项目中常用的库和模块。numpy (np: 一个强大的数学库，提供高效的多维数组对象和大量操作这些数组的函数，是科学计算中广泛使用的工具。pandas (pd: 提供高性能、易用的数据结构和数据分析工具，非常适合用来处理结构化数据。os: 用于与操作系统进行交互，比如读取文件路径、管理目录。plt和seaborn (snsmatplotlib是Python中的一个绘图库，非常适合创建静态、动态和交互式的可视化。
基于FPGA卷积神经网络的宿舍人脸检测
03-26
概述 本项目旨在利用FPGA实现基于卷积神经网络（Convolutional Neural Network，CNN）的宿舍人脸检测系统。该系统能够实时地检测宿舍内的人脸，并将检测到的结果通过视频输出。 技术介绍 卷积神经网络是一种深度学习模型，它能够对图像、语音等数据进行分类、识别、检测等任务。与传统的神经网络相比，卷积神经网络更加适合处理图像数据，因为它能够保留图像的局部特征。 在本项目中，使用了一个经典的CNN模型：YOLO（You Only Look Once）。YOLO模型采用了一种先验框（Prior Boxes）的方法，这种方法能够快速地检测出图像中的目标对象。与传统的目标检测算法相比，YOLO模型的速度更快，但是准确率略低。 为了实现该系统，我们需要先将YOLO模型转换为FPGA可实现的电路。这里使用了高级综合工具（High-Level Synthesis，HLS）来完成。HLS能够将高级编程语言（如C++）转换为硬件描述语言（如Verilog或VHDL），从而将高层次的算法转换为可执行的电路。 系统架构 该系统的总体架构如下图所示： ![image-20211004145016745](https://i.loli.net/2021/10/04/j8DtP6il7wKfdvn.png) 宿舍内的监控摄像头会不断采集视频流，并将视频流作为输入传入FPGA板子。FPGA板子中的HLS模块会将采集到的视频流按照固定的大小进行裁剪，并将裁剪后的图像作为输入传入CNN模型。CNN模型会对输入的图像进行处理，并输出检测结果。最后，FPGA板子中的视频输出模块会将检测结果映射到输出视频流中，输出到显示设备上。 开发流程 1. 安装Vivado开发环境 Vivado是一款Xilinx公司开发的FPGA设计软件，包含了电路设计、模拟、综合、布局、实现等功能，能够帮助开发者快速地完成FPGA系统的设计与实现。在开发本项目前，需要下载并安装Vivado。 2. 编写YOLO模型 在开始使用HLS转换模型之前，需要先编写CNN模型。YOLO是一种非常经典的CNN模型，其结构如下图所示： ![image-20211004145439314](https://i.loli.net/2021/10/04/cJkzFTh2NWL9lpI.png) YOLO模型包含了24个卷积层、2个全连接层和1个检测层。其中卷积层采用的是3x3大小的卷积核，辅以ReLU激活函数。全连接层使用的是Dropout技术来防止过拟合。检测层则通过从先验框中选择最佳匹配来确定检测结果。 该模型基于Darknet实现，可以从GitHub上下载源代码：https://github.com/AlexeyAB/darknet 3. 使用HLS转换模型 有了模型之后，接下来需要使用HLS将其转换为可行的硬件描述语言。这里我们使用Xilinx公司的Vivado HLS来进行转换。具体来说，需要进行以下步骤： 1. 使用Vivado HLS创建一个新项目，并将YOLO的C++实现加入到项目中。 2. 通过HLS自带的C-synthesis工具生成一个可综合的RTL文件（可执行的硬件描述语言代码）。 3. 通过Vivado工具将此RTL文件与其他必要的模块组成顶层模块，形成可综合的FPGA逻辑。 在将模型转换成可综合的硬件描述语言代码之后，需要对部分代码进行优化，以适应FPGA的特性。优化的内容包括： - 定点化：将模型中的浮点数转换为定点数，以减少资源消耗和延迟。 - 流水线化：将模型中的各层处理分为多个阶段，以增加吞吐量和降低延迟。 - 数据重用：对一些数据进行缓存，提高数据重用率，减少数据访问延迟。 4. 实现视频输入和输出模块 除了模型之外，还需要设计并实现视频输入和输出模块。在本项目中，视频输入模块需要实现以下功能： - 控制采集视频流的帧率和分辨率。 - 对采集到的视频流进行裁剪，以便传入CNN模型进行处理。 视频输出模块需要实现以下功能： - 在送入FPGA的数据流中插入输出图像的信号。 - 根据CNN输出的结果将监测框添加到输出图像中。 5. 在FPGA板子上实现系统 最后一步是将设计好的系统部署到FPGA板子上。这里需要将生成的二进制文件烧录到FPGA板子中，并连接相关硬件设备，如摄像头和显示器。 总结 本项目实现了基于FPGA的卷积神经网络宿舍人脸检测系统，能够实时地检测宿舍内的人脸，并将检测结果通过视频输出。该系统利用了高级综合工具将YOLO模型转化为可综合的硬件描述语言代码，使得模型能够在FPGA上实现加速。同时，该项目还涉及到视频输入、输出模块的设计与实现，这为FPGA系统的开发提供了新的思路与方向。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值