数字IC前端入门
文章平均质量分 87
该系列专栏内容涵盖数字IC前端笔试/面试中的各种基础知识。预期涵盖:数字电路、Verilog、SystemVerilog、UVM、计算机体系架构、STA、CDC、EDA工具及前端设计流程、宏观验证思想、AMBA(AHB/APB/AXI)总线协议等一系列基础知识。
优惠券已抵扣
余额抵扣
还需支付
¥199.90
购买须知?
本专栏为图文内容,最终完结不会低于15篇文章。
订阅专栏,享有专栏所有文章阅读权限。
本专栏为虚拟商品,基于网络商品和虚拟商品的性质和特征,专栏一经购买无正当理由不予退款,不支持升级,敬请谅解。
ReRrain
生活又不是热血动漫,你也没有主角光环
展开
-
【数字IC基础】跨时钟域(CDC,Clock Domain Crossing)
【数字IC基础】跨时钟域(CDC,Clock Domain Crossing)原创 2023-02-23 00:52:15 · 10484 阅读 · 4 评论 -
【数字IC基础】一文搞懂AXI (Advanced eXtensible Interface) 协议
【数字IC基础】一文搞懂AXI (Advanced eXtensible Interface) 协议原创 2023-02-17 19:13:24 · 2164 阅读 · 0 评论 -
【数字后仿】isolation Cell基础
isolation Cell基础原创 2024-04-01 22:26:05 · 42 阅读 · 0 评论 -
【verilog基础】用状态机解决交通灯问题
【verilog基础】用状态机解决交通灯问题原创 2023-06-22 22:39:29 · 920 阅读 · 0 评论 -
【verilog基础】时钟无毛刺切换电路 Clock Glitch Free
【verilog基础】时钟无毛刺切换电路 Clock Glitch Free原创 2023-06-22 19:30:05 · 865 阅读 · 0 评论 -
【verilog基础】单比特毛刺滤除电路
【verilog基础】单比特毛刺滤除电路原创 2023-06-22 18:00:00 · 510 阅读 · 0 评论 -
【Verilog基础】仲裁器(固定优先级仲裁器Fixed Priority Arbiter、循环仲裁器Round Robin Arbiter)、找最高位/最低位的1的位置
【Verilog基础】仲裁器(固定优先级仲裁器Fixed Priority Arbiter、循环仲裁器Round Robin Arbiter)、找最高位/最低位的1的位置原创 2023-06-22 16:55:00 · 519 阅读 · 0 评论 -
【数字IC基础】SPI(serial peripheral interface,串行外围设备接口)协议、I2C(Inter-Integrated Circuit)协议、UART通信协议一文详解
【数字IC基础】SPI(serial peripheral interface,串行外围设备接口)协议、I2C(Inter-Integrated Circuit)协议、UART通信协议一文详解原创 2023-06-19 17:53:52 · 224 阅读 · 0 评论 -
【数字IC基础】IR DROP学习总结(含笔试真题实战)
然而,设计中的某些部分的同时翻转又是非常重要的,例如时钟网络和它所驱动的寄存器,在一个同步设计中它们必须同时翻转。,从而降低总体的电阻,因此可以降低 IR Drop。也可以这么想:增大电源网络的密度,即增加电源线和地线的数量,可以提高电源网络的分布均匀性和电源供应的容量,从而改善电压降。参考答案:B【静态电压峰通常表示电源网络中某点的最大静态压降,平均压降则是整个电源网络中所有点的静态压降的平均值】可能会导致一些时序问题。所以,不能降低 IR Drop 的选项是【B】增加cell density。原创 2023-05-10 13:18:19 · 996 阅读 · 1 评论 -
【计算机组成原理】Cache缓存:高速缓冲存储器
【计算机组成原理】Cache缓存:高速缓冲存储器原创 2023-04-09 15:39:25 · 545 阅读 · 0 评论 -
【Verilog基础】二进制比较器
2、当位数较多且要满足一定的速度要求时,可以采取。原创 2023-04-06 20:22:51 · 2095 阅读 · 0 评论 -
【数字IC基础】降动态功耗(降时钟翻转频率):门控时钟(clock gating)
而且也可以通过挑选锁存器和增加延时,总是能满足锁存器的建立时间,这样通过工艺厂预先把门控时钟做出标准单元,这些问题都解决了。EN为1时,CLK输出有效,EN为0,CLK为0。在实际的SOC芯片中,要使用大量的门控时钟单元。,因为是做成一个单元,原创 2023-03-29 17:35:52 · 625 阅读 · 0 评论 -
【SystemVerilog基础】Coverage覆盖率
【SystemVerilog基础】Coverage覆盖率原创 2023-03-20 02:18:12 · 243 阅读 · 0 评论 -
【SystemVerilog基础】随机化Randomization,受约束的随机测试法CRT(Constrained Random Test)
【SystemVerilog基础】随机化Randomization,受约束的随机测试法CRT(Constrained Random Test)原创 2023-03-19 15:38:26 · 459 阅读 · 0 评论 -
【SystemVerilog基础】线程(fork...join、fork....join_any、fork....join_none)及线程间的通信(事件event、信号量、邮箱mailbox)
【SystemVerilog基础】线程(fork...join、fork....join_any、fork....join_none)及线程间的通信(事件、信息量、邮箱)原创 2023-03-18 02:49:48 · 204 阅读 · 0 评论 -
【SystemVerilog基础】面向对象编程(OOP,Object Oriendted Programming)
【SystemVerilog基础】面向对象编程(OOP,Object Oriendted Programming)原创 2023-03-14 01:42:21 · 115 阅读 · 0 评论 -
【数字IC基础】半导体存储器(Semi-conductor Memory):静态存储器SRAM、动态存储器DRAM、只读存储器ROM
【数字IC基础】半导体存储器(Semi-conductor Memory):静态存储器SRAM、动态存储器DRAM、只读存储器ROM原创 2023-03-09 15:58:32 · 515 阅读 · 0 评论 -
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系
【Verilog基础】if-elseif语句、多if语句和case语句优先级关系原创 2023-03-09 11:23:30 · 883 阅读 · 0 评论 -
【System Verilog基础】automatic自动存储--用堆栈区存储局部变量
【System Verilog基础】automatic自动存储--用堆栈区存储局部变量原创 2023-03-07 14:23:46 · 505 阅读 · 0 评论 -
【SystemVerilog基础】Program(编写TB)和Interface(存放端口信号、例化用)、SV的scheduler(调度)
【SystemVerilog基础】Program(编写TB)和Interface(存放端口信号、例化用)、SV的scheduler(调度)原创 2023-03-03 17:32:12 · 486 阅读 · 0 评论 -
【SystemVerilog基础】二、操作符、过程语句、任务task、函数function、关键字ref
【SystemVerilog基础】二、操作符、过程语句、任务task、函数function、关键字ref原创 2023-03-01 18:50:31 · 353 阅读 · 0 评论 -
【SystemVerilog基础】类型转换:静态转换、动态转换$cast(a,b)、流操作符<<、>>,不同位宽赋值
【SystemVerilog基础】类型转换:静态转换、动态转换$cast(a,b)、流操作符原创 2023-02-28 22:42:12 · 499 阅读 · 0 评论 -
【Verilog基础】RTL设计指导原则(面积与速度互换、模块复用、串并转换、乒乓操作(乒乓buffer)、流水线操作)
【Verilog基础】RTL设计指导原则(面积与速度互换、模块复用、串并转换、乒乓操作(乒乓buffer)、流水线操作)原创 2023-02-28 02:38:17 · 529 阅读 · 0 评论 -
【System verilog基础】断言SVA(System verilog Assertion):sequence、property
【System verilog基础】断言SVA(System verilog Assertion):sequence、property原创 2023-02-27 14:56:51 · 460 阅读 · 0 评论 -
【数字IC基础】IC(Integrated Circuit,集成电路)常用缩写
【数字IC基础】IC(Integrated Circuit,集成电路)常用缩写原创 2023-02-26 19:31:19 · 844 阅读 · 0 评论 -
【数字IC基础】黑盒验证、白盒验证、 灰盒验证
【数字IC基础】黑盒验证、白盒验证、 灰盒验证原创 2023-02-26 17:29:30 · 720 阅读 · 0 评论 -
【数字IC基础】FIFO最小深度计算、FIFO深度最好设置成2次幂(可用格雷码编码读写指针)
【数字IC基础】FIFO最小深度计算原创 2023-02-25 14:45:49 · 508 阅读 · 0 评论 -
【数字IC基础】同步FIFO(First input Fist output)、异步FIFO、DMA
【数字IC基础】同步FIFO(First input Fist output)、异步FIFO、DMA原创 2023-02-24 16:18:35 · 423 阅读 · 0 评论 -
【数字IC基础】AXI协议burst传输4K边界、AHB burst传输1K边界
【数字IC基础】AXI协议burst传输4K边界、AHB burst传输1K边界原创 2023-02-17 21:01:07 · 2037 阅读 · 0 评论 -
【数字IC基础】一文搞懂AMBA、AHB、APB(详细版)
【数字IC基础】一文搞懂AMBA、AHB、APB(详细版)原创 2023-02-12 21:45:50 · 630 阅读 · 0 评论 -
【SystemVerilog基础】一、变量、数组、队列、结构体、枚举(含VCS的Makefile编译、实践操作)
【SystemVerilog基础】一、变量、数组、队列、结构体、枚举(含VCS的Makefile编译、实践操作)原创 2023-02-09 22:53:14 · 545 阅读 · 0 评论 -
【数字电路基础】时序电路和组合电路的区别、为什么要有触发器
【数字电路基础】时序电路和组合电路的区别、为什么要有触发器原创 2022-12-15 00:39:46 · 1152 阅读 · 0 评论 -
【数字IC基础】TestBench功能
【数字IC基础】TestBench功能原创 2022-12-14 23:39:24 · 485 阅读 · 0 评论 -
【Verilog基础】序列检测器专题(考虑叠加、输入序列连续、含有无关项、不重叠、输入序列不连续)
【Verilog基础】序列检测器专题原创 2022-12-12 00:58:56 · 745 阅读 · 0 评论 -
【Verilog基础】边沿检测器(识别单比特信号的上升沿、下降沿)
【Verilog基础】边沿检测器(识别单比特信号的上升沿、下降沿)原创 2022-12-08 01:57:29 · 702 阅读 · 0 评论 -
【Verilog基础】分频器(分频(频率变小,周期变大)、倍频(频率变大,周期变小)、体会降频方法)
【Verilog基础】分频器(分频(频率变小,周期变大)、倍频(频率变大,周期变小)、体会降频方法)原创 2022-12-07 23:26:10 · 3234 阅读 · 0 评论 -
【Verilog基础】计数器(时序逻辑、标志信号)
【Verilog基础】计数器(时序逻辑、标志信号)原创 2022-12-07 19:08:59 · 830 阅读 · 0 评论 -
【数字IC基础】状态机FSM( Finite State Machine)
【数字IC基础】状态机FSM( Finite State Machine)原创 2022-12-06 00:19:57 · 593 阅读 · 0 评论 -
【Verilog基础】Verilog中不可综合语句及可综合模型原则、关键字被综合成的硬件电路
【Verilog基础】Verilog中不可综合语句及可综合模型原则原创 2022-12-04 22:18:07 · 837 阅读 · 0 评论 -
【数字IC基础】STA例题及详解
【数字IC基础】STA例题及详解原创 2022-12-04 22:07:43 · 469 阅读 · 0 评论