modelsim出现错误error loading design

于 2025-06-08 16:44:42 发布
阅读量108 收藏
点赞数 1
CC 4.0 BY-SA版权
文章标签： everything
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cuff_link/article/details/148514865

在用modelsim进行仿真时，出现如标题错误

我写了个计费器的程序，编译通过，却无法仿真testbench

翻遍CSDN，仍然无法解决

原来是原文件jifeiqi.v中定义的reset复位信号与testbench中定义的复位信号不一致（我写成了rst），将testbench中的rst改为reset后，再次仿真就通过了

cuff_link
关注
Modelsim:error loading design解决方案
qq_47588036的博客
08-23 8万+
Modelsim:error loading design解决方案1：安装问题2：工程问题3：代码问题4：软件优化问题 Modelsim是一个对用户相当不友好的软件，初次使用总是各种错误，这里选择一个常见问题（Error: error loading design）说明解决方案，不过要提前说明的是，这里只是部分解决方案，未必可以涵盖所有场景，仅供参考。 1：安装问题 确保你的安装路径不要包含任何中文字符，特殊字符，空格，如果不是，请卸载软件以后重新安装破解，参考安装路径D:\Altera\Modelsim_
PDS联合Modelsim仿真报错(Error loading design) line6报错 -novopt已禁用 （全网最详细！！！！！）
weixin_74058783的博客
04-28 2408
发现这个文档是Pango自动生成的，也就是说每一次我们点击"Run Behavior Simulation"的时候，PDS都会自动生成一次这个./run_behav_simulate.tcl文件，所以就算我们这一次把这个文件修改了，我点击"Run Behavior Simulation"想让它再跑一次正确的仿真，它此时又重新生成了这个带有-novopt的错误tcl文件，仿真依旧不能成功。问题真的是出在这里，那我们修改这个./run_behav_simulate.tcl文件就好了，但事实并非如此！
Modelsim：# Error loading design
weixin_45544855的博客
03-23 1万+
第一次使用Modelsim进行仿真，在元件文件和testbench文件都编译通过的情况下出现了，点击Simulate出现以下错误： **# Error loading design** 根据CSDN其它前辈的经验需要进行如下检查： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面记得写$. 检查后果然发现问题，改正
紫光FPGA与modelsim联合仿真报错问题解决
最新发布
H2061722的博客
05-18 1096
紫光FPGA与modelsim联合仿真出现 Fatal: (vsim-3693) The minimum time resolution tinit (hfgl ih the verilog souree is smaller than the one chosen for SyA FATAL FEPOR while loading design 报错的问题解决。
Modulesim中报错Error loading design常见代码问题
mugongjun的博客
06-20 3078
modulesim，Error loading design，常见代码错误
modelsim运行仿真显示# Error loading design
error
04-13 9568
在使用modelsim时有遇到过这样的问题，明明每一个设计文件都编译通过，但是还是出现这样一句话： #error loading design，没有任何提示。 这时候，你可能需要做以下的事： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面没有写$，记得要写. ...
modesim仿真错误解决
baowxz的专栏
10-16 3885
1、在添加Lattice ECP3的仿真库后，调用自身的serdes IP核联合modesim仿真时出现下列错误： #         Region: /topblock_tf/UUT/I1 # ** Fatal: (vsim-3693) The minimum time resolution limit (10fs) in the Verilog source is smaller than
Modelsim 错误之 Error loading design
qq_37960317的博客
07-01 2万+
使用modelsim仿真时，基本上都会遇到过error loading design 的问题，网上也有很多关于相关问题的解答，基本上可以覆盖最常见的原因，比如端口不匹配，没有例化模块等等。但是最近在使用Libero的modelsim进行后仿真时，发现前仿真没有error，但是后仿真时出现了error loading design的问题，甚是奇怪，可以排除最常见的原因，但又无法确定原因在哪！ 最后在检查报错的第一行蓝色字体时，发现了命令行加载的路径中存在了一个空格，果断把该文件夹中的空格删除（有可能是在创建文
modelsim仿真出现error loading design
04-11
这个错误提示通常表示在使用ModelSim仿真工具时出现了问题，可能是在加载设计时遇到了不兼容的代码或者不正确的网表。建议检查代码和网表，并且确保使用的是兼容的版本。同时，可以尝试重新编译设计并重新加载。
ModelSim联合仿真时出现# Error loading design # MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12
qq_44956862的博客
07-05 2万+
#Error loading design #Error: Error loading design #Pausing macro execution #MACRO ./count19_run_msim_rtl_verilog.do PAUSED at line 12 quartus联合moselsim仿真时出现上述错误解决方案总结： 首先保证安装一定没问题，其他实例可以顺利编译。 1、检查模块名，参数名，参数端口（参数顺序，仿真文件中实例化参数端口设置等） 我的错误在于编译文件（可以成功编译）和仿真文
QuartusⅡ+Modelsim:error loading design错误
weixin_43824516的博客
02-03 2511
QuartusⅡ+Modelsim:error loading design错误
ISE软件和Modelsim联合仿真出现#error loading desgin
yangyanliang001的博客
12-04 428
由于工作需求，本人一直在学习ISE软件，虽然没有现在Vivado和Quartus那么好用，但自己也学习了不少使用方法，其中就是困扰我很久的#error loading design问题。之前一直都是拿第一文件去替换，结果还是提示同样的错误，今天拿第二个文件去替换时，发现突然好用了！哈哈哈，过来记录一下！
Quartus II 13.0仿真波形出现Error loading design 报错
m0_73939837的博客
03-04 736
Quartus II 13.0仿真波形出现Error loading design 报错
quartusii&modelsim联合仿真错误error loading design情况①（自用 仅供参考）
KLAYALK的博客
09-15 1804
在两个没有例化对方的模块（其中有一个模块为顶层模块，假设为A.v，另一个为B.v）当中，若在测试文件tb中同时对两个模块例化时，modelsim开始仿真后会出现error loading design的情况，此时需要在quartusii中assignment-seething-simulation填加tb.v的地方同时添加B.v，才能顺利成功进行联合仿真。在ip核例化测试时，也需要在相应的文件下找到ip核生产的.v文件，并按上述加入simulation中，不然也会报出相同的错误。
modelsim 居然 error loading design？
热门推荐
qq_37956522的博客
06-19 6万+
经过一个学期的eda课程的学习，我终于把modelsim卸载了五次。相信优不少的同学在使用modelsim时有遇到过这样的问题，明明每一个设计文件都编译通过，但是还是出现这样一句话：error loading design。然后。。。。。就没有然后了，没有任何提示。这时候，你可能需要做以下的事：1.检查文件是否未被包含且未加入工程。2.检查设计文件的端口声明与实例化时的端口是否一致。3.检查设计文...
2021-06-30
weixin_45129844的博客
06-30 773
vhdl激励报错，# Time: 0 ps Iteration: 0 Instance: /pa_cpldcoder_vhd_tst/i1 File: D:/PROGTAMME/T800_CPLD/T800_CPLD_V1_0/simulation/modelsim/PA_CPLDcoder.vht Line: 101 FATAL ERROR while loading design Error loading design Error: Error loading design Pausing
modelsim error：module “XXXX“ is not defined Error loading design
2401_83391553的博客
09-07 435
module “XXXX“ is not defined将xxxx添加。找到这个这个文件，不同电脑路径可能不同。找到这个这个文件，红圈中的是你的项目名。
quartus与modelsim联合仿真时出现错误# Error: Error loading design #Pausing macro execution，一种解决思路
Joseph Wen的博客
03-29 1万+
最近在学习FPGA的时候，在使用quartus与modelsim联合仿真时总是出现错误# Error: Error loading design #Pausing macro execution，如下图： 在网上查看了许多的博客，都不能解决我的问题，一一排除既不是因为test bench的名字设置的与.vht文件的顶层实体名字不匹配的原因，也不是文件未被包含且未加入工程的原因。后来野火的客服告诉我可能是modelsim软件安装目录有问题，我就查看了一下软件安装目录： 安装目录没有中文或中文字符.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值