FPGA仿真输出波形问题（1.波形不能输出 2.波形颠倒）

最新推荐文章于 2023-10-07 16:15:01 发布

无敌卤蛋

最新推荐文章于 2023-10-07 16:15:01 发布

阅读量932

点赞数

文章标签： fpga开发

本文链接：https://blog.csdn.net/cwc_zty/article/details/126193081

版权

注：记录自己学习过程中遇到的问题，小白一个，仅供个人参考（感谢指点，不满勿喷，谢谢）

1.由于mif文件导致的ModelSim仿真不能输出波形，我遇到的原因是rom文件中mif文件是相对路径，无法打开导致的。

解决：将路径改为绝对路径即可。

2.输出波形颠倒问题

遇到到情况是：

解决方法：将Radix下的进制改为Binary（具体原因目前还不请清楚）

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

无敌卤蛋

关注关注

0
点赞
踩
6

收藏

觉得还不错? 一键收藏
0
评论
FPGA仿真输出波形问题（1.波形不能输出 2.波形颠倒）

1.由于mif文件导致的ModelSim仿真不能输出波形问题2.输出波形颠倒问题。
复制链接

扫一扫

基于FPGA的DDS任意波形输出

QQ_778132974的博客

07-28

1421

*----------------------------文件信息--------------------------波形中的每个采样点对应相位圆上的一个相位点。**---------------------------修改文件的相关信息----------------在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；相位累加器的值作为ROM的地址，读取ROM的相位幅度，实现相位到幅度的转换。•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。......

FPGA 学习笔记：Vivado simulation 仿真波形二进制显示

坚韧与专注

08-27

7006

FPGA 学习笔记：vivado 仿真二进制显示

参与评论您还未登录，请先登录后发表或查看评论

FPGA-Modelsim仿真不出来波形可能的原因

热门推荐

走在勇往直前的路上

12-20

1万+

今天算是涨了教训，代码写完了，仿真波形就是不出来，捣鼓了一晚上，最后发现是一段代码的问题，如下。reg [7:0]Data; always Data='0'+Time;这里是想实现Data能随Time的变化而变化，实现assing类似的效果，但这样的写法应该是错误的，因为书上并没有这样的写法，并且正因为这个，导致Modelsim仿真波形不能出来，至于为啥，我才学，不知道，只能说这是血与泪换来的教训吧

FPGA产生正弦信号，仿真没问题，经DA输出，波形颠倒问题

guorui的博客

12-14

2394

FPGA产生正弦信号，仿真没问题，经DA输出，波形顶部颠倒问题使用 FPGA IP核产生的正弦信号，经过仿真，仿真结果正确，但是经过DA输出的时候就出现了问题，主要是顶部和底部的信号翻转了，具体情况如下所示：后来发现这是因为输出格式与DA的数据格式不匹配导致的，FPGA产生的信号输出是补码，而DA需要的是一个二进制源码的输入，所以需要对输入DA之前的数据进行修改，这里采用的方法是高位取反，低位保持不变，然后再输入到DA，得到了下图所示的结果：结果正确 ...

FPGA仿真

weixin_47116783的博客

07-29

1534

1.很多新手在使用QuartusII联合Modelsim仿真时，总是会出现仿真波形不显示的问题！在此我以亲身经历讲述这一问题！提示以下是本篇文章正文内容，下面案例可供参考。

关于在Quartus II和ModelSim中进行FPGA仿真报错的问题

u013102281的博客

07-29

5703

今天晚上在用Quartus II设计好FPGA代码后，尝试在ModelSim中进行前仿真以验证设计功能的时候，总是报错。错误状态如下： Can’t launch the ModelSim-Altera software – the path to the location of the executables for the ModelSim-Altera software were not sp

基于FPGA的DDS任意波形输出.zip

06-09

本项目“基于FPGA的DDS任意波形输出”聚焦于利用FPGA实现数字直接合成（Digital Signal Processing, 简称DDS）技术来产生各种复杂的波形信号。 DDS是一种高效、灵活的信号发生器设计方法，通过高速数字逻辑在频率、...

EDA设计基于FPGA的任意波形发生器.doc

10-15

EDA 设计基于 FPGA 的任意波形发生器本文主要探索了应用 FPGA 灵活可重复编程和方便在系统重构的特性，以 Verilog HDL 为设计语言，运用 QuarrtusII 软件，将硬件功能以软件设计来描述，提高了产品的集成度，缩短...

基于FPGA的任意波形发生器.zip

最新发布

06-09

**基于FPGA的任意波形发生器...基于FPGA的任意波形发生器具有可定制性强、实时性好、速度快等优点，是现代电子系统开发与测试中不可或缺的工具。通过不断优化设计，我们可以进一步提升其性能，满足更多复杂的应用需求。

FPGA编译及modelsim仿真不注意的小错误

a346544987的博客

05-29

2440

1.编译不过提示Error (12007): Top-level design entity “xxx” is undefined 原因：工程名称（.qpf）与顶层文件名称不一致。解决：修改一致。 2.进入modulesim仿真什么都没有（没有端口名，没有vaule，没有波形）原因：testbench设置的文件名与.vt文件名不符。解决：修改一致。 3.进入modulesim仿真，没有波形，vaule值为hiz 原因：设置testbench时，Test bench name与Top level mod

FPGA控制DDS_AD9850输出正弦波（“并行spi”）

隔壁old余的博客

07-09

6463

本次介绍ADI公司的数字频率合成（DDS）芯片——AD9850以及如何使用FPGA控制其输出正弦波。本文分三个部分讲解：一是AD9850芯片介绍，包括基本引脚功能、驱动时序以及相关注意事项；二是基于FPGA的AD9850的驱动的建模；三是仿真和调试结果。 PART1：AD9850认知 1、模式选择：并行和串行两种。 2、通信协议：实际上属于SPI协议的变种。串行时很好理解，并行时可...

FPGA中有关Singal Tap仿真注意事项

byang_18的博客

09-17

945

对于仿真，大部分习惯用modelsim去仿真FPGA代码，但是注意到毕竟与真实环境有差异，用siganltap实物联合仿真，更有利于查到问题所在。但是在运用singaltap过程中，如果仅仅检测输入输出信号，可能不会出什么大问题，但是如何检测中间变量问题就来了。针对自己今天遇到相关问题，在这做个总结。问题1：普通情况如何查找到所需要的信号。大部分情况下，我们通常是采用如下操作选择想要的信号...

FPGA利用查找表实现正弦函数过程中的一些问题

强迫症高级患者的博客

02-25

1477

1.在仿真时，发现从ROM读出的数据始终为0，并且modelsim界面出现如下错误：该错误的原因是没有正确找到mif文件的位置。在利用quartus自带的IP核生成ROM时会生成一个.v文件，该文件里面有一段代码定位mif文件的位置，如下图所示：需要将文件位置进行更正，这是与mif文件和modelsim运行根目录的相对位置相关的。我是将mif文件放在了与modelsim根目录相同的位置，所...

Xilinx A7开发板LVDS IO无输出问题解决方法

扣脑壳的FPGAer的博客

08-02

1690

定位到开发板的bank16作为HR BANK，供电使用的是3.3V供电，不满足LVDS输出的要求；使用A7-35T FGG484的FPGA开发板bank16上的IO作为差分LVDS的输入输出，搭建输入输出测试工程发现LVDS可以输入、无法输出。（2）HR bank上的lvds io，作为输出使用时，bank电压必须为2.5V；作为输入使用时，必须使用内部差分端接，可通过打开原语中的属性DIFF_TERM = TRUE。（1）HP bank上的lvds io，作为输出使用时，bank电压必须为1.8V；

Quartus-II的初次使用

JMFLFZYF的博客

03-11

2089

Quartus-II的初次使用前言一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证1、工程创建2、描绘电路图二、使用步骤1.引入库2.读入数据总结前言 Quartus-II的安装教程点击此处 Modelsim的安装教程点击此处（本次需要使用Modelsim）一、自己用门电路设计一个D触发器，并进行仿真，时序波形验证 1、工程创建 File–>New Project next 更改工作空间以及项目名称直接next 我们使用AC620开发板作为举例。以照图片进行勾选因为我们是

基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench

fpga/matlab/simulink算法仿真工程

04-20

2371

DDS(Direct Digital frequency Synthesis)即直接数字频率合成器，是一种新型的频率合成技术，具有较高的频率分辨率，快速的频率切换，稳定性好，可灵活产生多种信号的优点。因此，在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字频率合成器的应用越来越广泛。这种合成技术是一种利用数字技术来控制信号的相位增量的技术，它采用插值取样的方式，将要合成的正弦波波形用若干个采样点的取值来代替，然后依次等时间间隔输出这些取值，每个采样点的值由预先存储的数字值经D/A转换后得到。

vivado仿真时使用的代码与实际不一致的解决办法

liuxiaoxiao66的博客

06-04

2024

在使用仿真软件时经常会遇到实际需要时间较长，而仿真需要改写实际代码运行时间的问题，在vivado软件中找到了解决办法

FPGA仿真输出波形问题

bingbang0703的博客

10-07

699

选择所要查看的数值，右击选择waveform styledigital：数值显示analog：波形显示analog settings：波形设置（一般不去修改，除非你有固定的波形参数需要）