Verilog之 异或^ 的应用

已于 2023-02-18 15:22:48 修改
阅读量1.2k 收藏 6
点赞数
分类专栏： Verilog_note 文章标签： fpga开发
于 2023-02-18 13:50:02 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cybrave/article/details/129099402
版权
文章介绍了如何使用异或运算在不依赖第三个变量的情况下交换两个整数的值，以及如何通过位异或来确定一个数中1的个数是奇数还是偶数。具体步骤包括两次异或操作，实现了数值的互换。同时，提到了异或运算是奇偶校验的基础，能判断数据中1的位数的奇偶性。
摘要由CSDN通过智能技术生成

一、用于两个整数的值进行交换，不用借助第三个变量。

a = 5（0101），b = 10（1010）经以下变换，可完成 值 的交换：

a=a^b; 0101 ^ 1010= 1111
b=b^a; 1010 ^ 1111 = 0101
a=a^b;  1111 ^ 0101= 1010


最后得：a = 10，b = 5。

二、奇偶校验

^a：将a中的每一位按位逐一进行异或。

例如：a=4'b0101，则b=1^0^1^0=0，由此可以得到数据a中为1的位数个数是偶数。

cybrave
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
verilog符号 与或非 异或_异或应用实例（verilog）
weixin_33626609的博客
02-11 6519
异或是一种基于二进制的位运算，用符号XOR或者 ^表示，其运算法则是对运算符两侧数的每一个二进制位，同值取0，异值取1。简单理解就是不进位加法，如：1+1=0，0+0=0，1+0=1。性质:1、交换律2、结合律(即(a^b)^c == a^(b^c))3、对于任何数x，都有x^x=0，x^0=x4、自反性 A XOR B XOR B = Axor0 = A一些运算规则:A^1 = ~A;A^0 ...
verilog符号 与或非 异或_verilog语言的异或
weixin_32485901的博客
02-11 2542
通过这次 FPGA 实验课让我明白了真正的编程不像是那些 C 语言小程序那么简单, 为了这次实验算是绞尽脑汁,最后为了读懂程序,还去专门找了 Verilog 语言辅导书, ......随即在2005年又发布了System Verilog 1800-2005标准,这一系列标 准的制定使得Verilog语言在综合、仿真、验证及IP重用等方面有很 大幅度的提高。 ? Verilog HDL 是........
verilog符号 与或非 异或_在Verilog HDL设计中用什么表示异或
weixin_36393352的博客
12-24 5644
位运算符：~：表示非；&：表示与； |：表示或； ^：表示异或； ^~：表示同或。Verilog一般全称指Verilog HDL，是用于数字逻辑设计硬件描述语言HDL的一种，普遍认为另一种是VHDL。Verilog可以进行数字逻辑的仿真验证、时序分析、逻辑综合，具有描述电路连接、电路功能、在不同抽象级上描述电路、描述电路的时序，表达并行系等功能，是目前应用最广泛的一种硬件描述语言。扩展资...
verilog中异或（XOR）和同或（XNOR）
w_x_yhao的博客
09-23 2万+
verilog中异或（XOR）和同或（XNOR）,以及^a
verilog中异或（^）理解与应用（格雷码，奇偶判断，奇分频）
dxz44444的博客
06-18 2万+
异或运算： 首先异或表示当两个数的二进制表示，进行异或运算时，当前位的两个二进制表示不同则为1相同则为0.该方法被广泛推广用来统计一个数的1的位数！ 参与运算的两个值，如果两个相应bit位相同，则结果为0，否则为1。 即： 　　0^0 = 0， 　　1^0 = 1， 　　0^1 = 1， 　　1^1 = 0 按位异或的3个特点:(1) 0^0=0,0^1=1 0异或任何数＝任何数 (2) 1^0=1,1^1=0 1异或任何数－任何数取反 (3) 任何数异或自己＝把自己置0 一、异或^的运用： ...
Verilog 中的 ^ 的用法
热门推荐
Reborn Lee
05-04 4万+
复习函数和任务中总遇到^，让我疑惑， cal_parity = ^address; 这个不是异或吗？怎么可以这么用呢？ 难道意思是：cal_parity = cal_parity ^ address（类似于C语言），事实还真不是！ 这里就来总结下^的用法： （1）奇偶判断 ^a操作就是将a中的每一位按位逐一进行异或，例如a=4'b1010，则b=1^0^1^0=0，由此可以判断a中为1...
xor_gate.zip_feel8l3_xor在verilog_异或
09-24
`xor_gate.zip_feel8l3_xor在verilog_异或`这个压缩包很可能包含了一个关于如何在Verilog中实现异或门的实例，以及相关的解释文档。 Verilog是一种广泛用于数字系统设计的编程语言，它允许我们描述硬件的行为和结构...
verilog 异或
08-02
异或操作符在Verilog中有多种应用。它可以用于奇偶校验中检测一个数中1的个数是奇数还是偶数，奇数结果为1，偶数结果为0。另外，异或操作符还可以用于实现分频电路，例如奇数分频电路常用的是错位异或法的原理。通过...
verilog 异或符号
08-31
异或运算符可以用于逻辑运算，也可以用于缩位异或运算，常用于奇偶校验等应用场景。 在Verilog中，异或运算符可以通过不同的形式来表示，比如 " ^in1 "、 " in1 ^ in2 "、 " in1 ~^ in2 " 等等。<span class="em">1...
verilog 按位异或
09-17
按位异或的应用包括判断一个数中1的个数是奇数还是偶数，以及对两个二进制数进行逐位异或运算等。 在Verilog中，可以使用^操作符来进行按位异或运算。 请问还有其他相关问题吗？ 相关问题: 1. Verilog中还有哪些...
verilog基础--非门、与门、或门、与非门、异或非门原理及代码实践
quincy的研究生日记
03-25 5135
异或门有两个输入，其输出是输入的逻辑异或。如果输入信号相同（都是高电平或都是低电平），则输出为高电平；非门是最简单的逻辑门，它有一个输入和一个输出。非门的输出是其输入的逻辑非。如果输入为高电平（逻辑1），则输出为低电平（逻辑0）；如果输入为低电平（逻辑0），则输出为高电平（逻辑1）。或门的输出是其所有输入的逻辑或。只有当所有输入都是低电平时，输出才是低电平。与门的输出是其所有输入的逻辑与。否则，输出为低电平。或非门（NOR Gate）是逻辑或门（OR Gate）的输出经过非门（NOT Gate）的结果。
verilog中异或^的代码用法
m0_73019469的博客
04-26 646
在 verilog 中以“^”表示异或，如 c= a^b ，真值表如下，当 a 和 b 相同时，输出为 0。
Verilog与SystemVerilog学习记录（1）：操作符
yiyang14的博客
06-27 3616
if(&a) if(|a) &a表示a信号按位与（即a=111,则&a=1&1&1=1） |a表示a信号按位或（即a = 111,则|a = 1|1|1） 如果结果为1则条件成立；如果a是单bit信号，则a为1条件就成立。 ^a用法： （1） ^a操作就是将a中的每一位按位逐一进行异或，例如a=4'b1010，则b=1^0^1^0=0，由...
verilog基础语法之表达式
starmier的博客
05-11 738
在Verilog中，表达式是由操作数和操作符组成的组合，包括：算术操作符、关系操作符、等价操作符、逻辑操作符、按位操作符、归约操作符、移位操作符、拼接操作符和条件操作符，它们用于执行算术运算、逻辑运算、位操作、关系和等价比较等。
Verilog异或 ^ 的几个作用
yundanfengqing_nuc的专栏
08-26 9903
这里就来总结下^的用法： （1）奇偶判断 ^a操作就是将a中的每一位按位逐一进行异或，例如a=4'b1010，则b=1^0^1^0=0，由此可以判断a中为1的位数是奇数还是偶数，是一个便捷的操作。 开头遇到的问题就是这个问题，是按位异或。 （2）交换两个整数的值而不必用第三个参数 a = 9; b = 11; a=a^b; 1001^1011=0010 b=b^a; 1011^0010=1001 a=a^b; 0010^1001=1011 a = 11; b = 9; 这种用法就是两个数的异或。.
Verilog | Verilog基础语法（1）
最新发布
marlos的博客
08-16 71
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模。在能进行软硬件协同设计的场景下，软件开发遇到瓶颈了，硬件优化有可能是解决问题的唯一方法，如何去在类似于FPGA这样的平台上，实现自己的硬件逻辑？这就需要Verilog这样的硬件描述语言了。Verilog 具有很强的电路描述与建模能力，能从多个层次对数字系统...
Verilog语法（二）——运算符
weixin_43124623的博客
03-05 6184
Verilog HDL 中支持多种运算符，包括算术运算符、比较运算符、逻辑运算符、位运算符等等。以下是一些常用的运算符及其用法。
Verilog语法入门
weixin_45355387的博客
07-27 1324
Verilog语法入门 1. 简单组合逻辑电路 // module/endmodule 模块开始与结束 // example 模块名 // input/output 输入、输出 // assign 赋值操作（英文单词：分配） // ~ NOT & AND | OR ^ XOR module example( input a, input b, input c, output y); assign y = ~a & ~b & ~c | a & ~b & ~c | a
Verilog 表达式
qq_36613247的博客
06-29 1857
Verilog 中提供了大约 9 种操作符，分别是算术、关系、等价、逻辑、按位、归约、移位、拼接、条件操作符。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值