1.1 SPL: riscv: u-bool-spl源码解析

最新推荐文章于 2024-10-24 17:00:39 发布
最新推荐文章于 2024-10-24 17:00:39 发布
阅读量700 收藏
点赞数
分类专栏： riscv-spl/opensbi/uboot源码解析 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dai_xiangjun/article/details/131738180
版权
本文详细介绍了riscv架构下的SPL（Second Program Loader）的工作原理，包括入口函数、配置选项、核心任务及代码流程。SPL负责初始化CPU状态、关闭中断、禁用MMU、初始化各种硬件，以及加载BL2到内存。主要涉及的函数有board_init_f_alloc_reserve和board_init_f_init_reserve，分别用于内存预留和初始化。
摘要由CSDN通过智能技术生成

riscv spl分两部分，这是其中第一部分

文章目录

1.SPL

SPL 即 Secondary Program Loader 的缩写，中文就是第二段程序加载器。这里的第二段程序其实就是指的 U-Boot，也就是，SPL 是第一段程序，优先执行，然后他再去加载 U-Boot。

这里有一点需要注意，一般 soc 内部还有个固化的引导程序。系统启动流程：

romboot->SPL->opensbi->u-boot->linux kernel->file system->user application

2. u-boot-spl入口函数

通过uboot-spl链接脚本指定入口函数arch/riscv/cpu/u-boot-spl.lds

arch/ri

了解本专栏 订阅专栏 解锁全文 超级会员免费看
1.2 SPL:riscv:uboot-spl源码解析
Do one thing at a time, and do well.
07-16 1191
问题：如何根据struct spl_image_loader *drv找到对应的代码加载u-boot答：在common/spl/spl_mmc.c中，可以看到宏会将每个驱动函数定义的struct spl_image_loader结构体链接到__u_boot_list_2_spl_image_loader_1和__u_boot_list_2_spl_image_loader_3段中间。分析展开**SPL_LOAD_IMAGE_METHOD（）**宏。
risc-v dv源代码分析
youzjuer的博客
09-11 1235
地址为文件结构为没有贴完整。
RISC_risc-v源码_makefile/VCS_verilog_源码
10-04
RISC全部源码，包含仿真文件，使用makefile脚本编写，能通过vcs编译
riscv uboot 启动流程分析 - SPL启动流程
最新发布
weixin_41028621的博客
10-24 697
对于嵌入式SOC(System On Chip)芯片来说，芯片内本身含有SRAM用于将闪存中的bootloader(uboot)加载到RAM来运行， 但由于片内RAM大小限制，加载不了完整的U-boot程序，所以需要在加载uboot之前加载一个精简版的SPL，SPL可用来初始化DDR等一些必须的外设，然后在把完整的Uboot加载到DDR里面运行。将 spl_mmc_load_image 函数添加到 .u_boot_list_2_spl_image_loader_* 段。了解启动参数，首先要了解启动流程。
risc-v core Verilog源码
11-27
risc-v core的Verilog源码，
riscv-toolchain源码下载
11-26
riscv-toolchain的源码文件比较大(>3G)，由于国内github下载速度限制，经常下载不下来，此文件提供toolchain的全部代码。（百度云链接） 注：如需编译riscv-tools，只需要git clone riscv-tools下载相应文件，先编译本文件的toolchain，再编译tools即可。
U-Boot 之六 详解 U-Boot 及 SPL 的链接脚本、启动流程
热门推荐
技术干货
02-20 1万+
我们可以将 U-Boot 的启动过程划分为两个阶段：芯片初始化 和 板级初始化。芯片初始化阶段的代码主要是位于 `./arch/架构/cpu` 目录下，其中再根据架构的不同来区分，主要以汇编语言为主
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】018 - init_sequence_r ：重定位后的函数列表
|~~~热爱生活、努力学习的小伙汁~~~|
08-11 355
【OpenHarmony4.1 之 U-Boot 2024.07源码深度解析】018 - init_sequence_r ：重定位后的函数列表
2.4 opensbi: riscv: opensbi源码解析
Do one thing at a time, and do well.
08-29 383
当编程timer中断到来时，陷入m模式的异常，进入_trap_handler汇编函数，调用sbi_trap_handler()->sbi_timer_process()，在sbi_timer_process函数中触发一个s模式的timer中断，真正的timer中断处理函数是在s模式处理的。在aclint_mtimer_cold_init()函数中会初始化time_rd以及time_wr回调函数，64位系统为mtimer_time_rd64()函数和mtimer_time_wr64()函数。
亮仔移植u-boot系列之-- S3c2440在最新版本U-boot-2015.10移植(支持SPL模式启动) -- 1
yangxiaozhu_xiaoyu的博客
12-04 3434
首先在u-boot官网上下载最新的U-boot-2015.10版本，通过命令 sudo tar xvf u-boot-2015.10.tar.bz2 后解压，进入u-boot目录，执行: make smdk_2410.config make 后出现lib/asm-offsets.c:1: error: bad value (armv4) for -march= switch 错
RISC-V:RISC-V 架构
05-29
是一个基于精简指令集（RISC：Reduced Instruction Set Computer）原则的开源指令集架构（ISA）。对RISC-V指令集采用宽松的BSD协议，企业完全自有免费使用，同时也容许企业添加自有指令集拓展而不必开放共享以实现差异化发展。 在处理器领域，主流的架构为x86与ARM架构。x86与ARM架构的发展的过程也伴随了现代处理器架构技术的不断发展成熟，但作为商用的架构，为了能够保持架构的向后兼容性，其不得不保留许多过时的定义，导致其指令数目多，指令冗余严重，文档数量庞大，所以要在这些架构上开发新的操作系统或者直接开发应用门槛很高。而RISC-V架构则能完全抛弃包袱，借助计算机体系结构经过多年的发展已经成为比较成熟的技术的优势，从轻上路。RISC-V基础指令集则只有40多条，加上其他的模块化扩展指令总共几十条指令，具有后发优势。 RISC-V并不是一种处理器或芯片（I
蜂鸟SOC开源工程源码（基于 risc_v）
02-26
蜂鸟SOC开源工程源码（基于 risc_v），在quartus II 13.1通过综合
RISC-V
02-12
RISC-V处理器 5阶段流水线架构 硬件设计 编译和模拟要求 sudo apt-get install ghdl gtkwave 综合要求 演练 演练将vhdl转换为verilog文件 （需要使用yosys进行synthesys） 放置和布线要求 演练 模拟 “ tb_risc_abs.vhd”是架构的测试平台。 可以通过运行gtkwave risc_v_abs.vcd看到该模拟。 编译设计 运行tb_script文件，将使用ghdl分析整个体系结构的文件。 默认情况下，将在主目录中创建一个名为“ risc_v_abs.vcd”的vcd文件。 综合系统 vhdl代码使用vhd2vl在verilog文件中转换。 使用verilog文件，可以使用yosys完成yosys 。 目标FPGA平台是ICE40 ，您可以使用yosys并使用以下yosys进行更改： synth_<targ
riscv-spec_riscvcpucore_RISCV_risc-v_
10-01
The RISC-V Instruction Set ManualVolume I: Unprivileged ISADocument Version 20191214-draft来自于RISC V官方网站
RISC-V-CPU
02-11
RISC-V-CPU Struktura： |----> ps2_interface2.sv |----> keyboard.sv ----| | |----> scancode_to_ascii.sv | | | |----> vga.sv
risc-v仿真器
02-15
risc-v仿真器
RISC-V芯来科技，基于 Windows NUCLEI_SDK(源码，工具链下载，例程编译)
m0_67859626的博客
04-22 1964
第一步源码：打开下面链接下载源码 芯来工具链_专业RISC-V处理器IP和芯片解决方案公司 (nucleisys.com) 创建一个名为Nuclei_dev的文件夹，将源码放入其中 第二步：工具链依旧为上述链接 在Nuclei_dev的文件夹下，创建一个名为Nuclei_tools的文件夹下载的三个文件放在名为Nuclei_tools的文件下 第三步例程编译 在<nuclei-sdk>目录下创建一个内容为空的脚本文件setup_config.b...
RISC-V相关的开源项目
专注计算机体系结构
04-21 1万+
和RISC-V相关的有如下一些开源项目：  工具链 1、riscv-tools - 基本上所有RISC-V相关工具链、仿真器、测试的宏项目，包含以下的项目 riscv-gnu-toolchain - GNU工具链           riscv-gcc - GCC 编译器           riscv-binutils-gdb - 二进制工具（链接器，汇编器等）、G
探索RISC-V架构：riscv-isa-sim - 轻松模拟与验证
gitblog_00046的博客
04-25 468
探索RISC-V架构：riscv-isa-sim - 轻松模拟与验证 riscv-isa-sim Spike, a RISC-V ISA Simulator 项目地址: https://gitcode.com/gh_mirrors/ris/riscv-isa-si...
Java源码解析：SPL实验室01-原始变量分析
5. 文件名称列表解读：文件名称"SPL-1-Parsing-And-Analyzing-Primitive-Variables-in-Java-Source-Code-master"揭示了该项目是关于解析和分析Java源代码中的原始变量，并且在文件结构中可能使用了"master"这样的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

byd yes

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值