DengFengLai123的博客

在 FPGA 实现 FIR 滤波器时，最常用的是直接型结构，简单方便，在实现直接型结构时，可以选择串行结构/并行结构/分布式结构。并行结构即并行实现 FIR 滤波器的乘累加操作，数据的处理速度较快，使用多个乘法器同时计算乘法操作，数据输入速率可以达到系统处理时钟的速率，且与阶数无关；...

在 FPGA 实现 FIR 滤波器时，最常用的是直接型结构，简单方便，在实现直接型结构时，可以选择串行结构/并行结构/分布式结构。串行结构即串行实现 FIR 滤波器的乘累加操作，数据的处理速度较慢。N 阶串行 FIR 滤波器，数据的输入速率 = 系统处理时钟速率 / 滤波器长度(N+1)，本例使用 7 阶串行，系统时钟 32 MHz，这样数据的输入速率（也是采样速率）为4 MHz；（3）Mat...

本讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号，结合FIR滤波器搭建一个信号产生及滤波的系统，并编写testbench进行仿真分析，预计第五讲或第六讲开始编写verilog代码设计FIR滤波器，不再调用IP核。上一讲 Matlab 与 Vivado 联合仿真 FIR 滤波器1.添加DDS的IP核（1）新建一个原理图文件，添加DDS的IP。（2）DDS配置12处：系统时...

matlab与FPGA无线通信、FPGA数字信号处理系列（1）——通过matlab的fdatool工具箱设计FIR滤波器matlab与FPGA无线通信、FPGA数字信号处理系列（2）——Vivado调用IP核设计FIR滤波器**本讲使用 matlab 产生待滤波信号，并编写 testbench 进行仿真分析，在 Vivado 中调用 FIR 滤波器的 IP 核进行滤波测试，**下一讲使用两个 ...

matlab与FPGA无线通信、FPGA数字信号处理系列（1）——通过matlab的fdatool工具箱设计FIR滤波器本讲在Vivado调用FIR滤波器的IP核，使用上一讲中的matlab滤波器参数设计FIR滤波器，下两讲使用两个DDS产生待滤波的信号和matlab产生带滤波信号，结合FIR滤波器搭建一个信号产生及滤波的系统，并编写testbench进行仿真分析，预计第五讲或第六讲开始编写ve...

以99阶FIR低通滤波器为例，学习使用matlab的fdatool工具箱设计滤波器，并将滤波器系数导出到.coe文件，联合Vivado进行FPGA的FIR滤波器设计。本文滤波器参数为：低通FIR滤波器，窗函数设计，采用布莱克曼窗，99阶，抽样频率32MHz，通带频率1.5MHz，适用窗函数时截止频率不需要设定，根据选定的窗函数和阶数决定截止频率。1.打开matlab2.命令行输入fdato...

FIR输出高阻态原因ram_out代码ram_out代码作用：当ram的输出为高阻态时，ram_out输出0（即此时滤波系数为0），否则将ram的输出寄存一个时钟后输出，这样ram的输出波形就能和HLS仿真中的一致（延时了1个时钟），而不再会因为滤波器系数存在高阻态造成滤波输出为高阻态。module ram_out( ram_clk, data_in, data_ou...

系统框图器件xq7a50tfg484-2I，两个DDS，输入时钟100MHz，输出分别为8MHz和12MHz，位宽为16位，相乘后输出位宽32位，三角函数积化和差得4MHz信号和20MHz信号，滤波器设计采用Filter Solutions 2015，截止频率10MHz，采样率100MHz，Hamming窗，11阶，所得系数同时扩大100倍后四舍五入得到整数存入单口RAM，调用VIVADO HL...

使用官方C代码实现FIR参考资料：不同点说明程序结构C语言代码仿真综合参考资料：教程——基于HLS实现FIR滤波器https://blog.csdn.net/LZY272942518/article/details/46730303Vivado HLS之滤波器实现https://blog.csdn.net/smilencezq/article/details/39054975Vivado ...