- 博客(2)
- 资源 (6)
- 收藏
- 关注
原创 AXI_BVALID/AXI_BREADY的异步处理
AXI_BVALID/AXI_BREADY的异步处理 AXI_BVALID/AXI_BREADY的异步处理本质上是单比特信号的异步处理,但其对持续总cycle数也需要保持一致。 思路是用一个计数器对源时钟域的A_AXI_BVALID&A_AXI_BREADY做计数,然后转换成格雷码,再同步到目标时钟域去,再转换成顺序计数码,在目标时钟域根据B_AXI_BREADY生成对应的B_AXI_...
2018-09-05 21:05:01 2361
原创 FPGA Block RAM自动推断
FPGA Block Mem自动推断 首先看一下摘自UG的资料: Xilinx 7 series The block RAM in Xilinx@ 7 series FPGAs stores up to 36 Kbits of data and can be configured as either two independent 18 Kb RAMs, or one 36 Kb RAM...
2018-09-05 10:13:12 3003
ISCA-2017-Hardware-Architectures-for-DNN-Tutorial
2018-09-20
Tutorial-on-DNN-4-of-9-DNN-Accelerator-Architectures
2018-09-20
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人