RISC-V from scratch 4: 写 UART 驱动

RISC-V from scratch 4: 写 UART 驱动

接上一篇博客，我今天继续写 RISC-V from scratch 系列博客。我原本打算将该系列全部翻译成中文，但原作者貌似没有把这一系列完成就咕咕了，因此本文的内容是我自己实践的内容，以及一些自己的想法，放在这里同大家探讨，算是狗尾续貂，弥补遗憾。

简介

欢迎再次来到 RISC-V from scratch ，先快速回顾一下我们之前做过的内容，我们之前已经探索了很多与 RISC-V 及其生态相关的底层概念（例如编译、链接、原语运行时、汇编等）。具体来说，在上一篇文章中，我们初步认识了 UART，并从 riscv64-virt.dts 中找到了关于 UART 的基本信息，我们还在链接器脚本里添加了 UART 的基本地址，且已经搭建了一个驱动程序框架。

在我实际动手操作的过程中，发现使用 RISC-V 汇编写 UART 驱动程序是吃力不讨好的行为，因此，我使用 C 语言完成了驱动的编写，这就是本篇博客的主要内容。如果大家想要看一下原博主的内容，那么就请参考 RISC-V from scratch 4: Creating a function prologue for our UART driver (2 / 3) 。

搭建环境

如果你还未看本系列博客的第一部分，没有安装 riscv-qemu 和 RISC-V 工具链，那么赶紧点击上面标题的链接，跳转到 “QEMU and RISC-V toolchain setup” 。

之后，再将博主创建的 github 库下载下来，作为我们的工作点。

git clone git@github.com:twilco/riscv-from-scratch.git
# or `git clone https://github.com/twilco/riscv-from-scratch.git` to clone
# via HTTPS rather than SSH
# alternatively, if you are a GitHub user, you can fork this repo.
# https://help.github.com/en/articles/fork-a-repo
cd riscv-from-scratch/work

译注：亲测无需下载 github 库也可实现下面的实验。

UART 回顾

本博客的目的是在 virt 机器上，使用 UART 在屏幕打印出字符。为了使这一工作顺利，我们先来回顾一下 UART 在 virt 机器上的布局。

        uart@10000000 {
   
   
                interrupts = <0x0a>;
                interrupt-parent = <0x02>;
                clock-frequency = <0x384000>;
                reg = <0x00 0x10000000 0x00 0x100>;
                compatible = "ns16550a";
        };

参考之前的博客，我们已经了解到 UART 是用于传输、接收系列数据的硬件设备，根据上面所列的数据，UART 的时钟频率是3.6864 MHz，UART 在内存的位置起始于 0x10000000 ，长度为 0x100 字节，我们在链接器脚本中定义了全局符号 __uart_base_add 。UART 与 NS16550a 编程模型兼容。

UART 细节

完整的了解该硬件是写驱动程序的前提。我细读了 Serial UART information 和 TECHNICAL DATA ON 16550，算是大致清楚了 UART 结构的数据存储传递情况 : )。

考虑到文章的篇幅，以及读者的耐心等原因，我在这里简单的扯两句，想要完整的了解 UART ，啃英文技术文档是必不可少的。

在 UART 中，可访问的 I/O 端口一共有8个，他们的功能作用列于下表，base address 指的就是 UART 的起始内存位置，而 DLAB 位于 LCR 寄存器，是一个用于转换功能的转换位。

UART register to port conversion table

	DLAB = 0		DLAB = 1
I/O port	Read	Write	Read	Write
base	RHR receiver buffer	THR transmitter holding	DLL divisor latch LSB
base + 1	IER interrupt enable	IER interrupt enable	DLM divisor latch MSB
base + 2	IIR interrupt identification	FCR FIFO control	IIR interrupt identification	FCR FIFO control
base + 3	LCR line control
base + 4	MCR modem control
base + 5	LSR line status	– factory test	LSR line status	– factory test
base + 6	MSR modem status	– not used	MSR modem status	– not used
base + 7	SCR scratch

上表简单罗列了一下各个寄存器的位置、名称、相关功能等，基于这些内容，我们就已经可以明白很多了：

• 访问寄存器的方法非常简单，将之前定义的 __uart_base_addr 加上偏移量，就是各个寄存器的地址了

• 我们的任务是在屏幕上打印出字符，显然不能将 DLAB 设置为1，DLAB = 1 时，RHR IER 寄存器就被用来设置通信速率了。具体描述见下：

  DLL (Divisor Latch LSB Register) contains the lower 8-bit value that the MCU divides into the MCU clock (PCLK) to generate the UART baud rate.

  DLM (Divisor Latch MSB Register) contains the upper 8-bit value that the MCU divides into the MCU clock (PCLK) to generate the UART baud rate.

• IER 寄存器是中断使能寄存器，到现在为止，我似乎还未解答读者的一个疑问，就是 UART 为什么需要中断。这里我稍加解释一下：在计算机运行起来时，需要处理很多驱动、系统调用等程序，若没有中断，那么 CPU 只能非常卑微地、每时每刻地“询问各个寄存器的变化情况”，以及时作出响应，若每个驱动都这么干，CPU 不得累死。有了中断，UART 就可以自己发送信号给 CPU ，通知它来处理事件。

虽然我们已经清楚了各个寄存器的地址以及它们的作用，但事实上具体如何控制我们仍旧不清楚，为此，我们必须参考更加详细的文档。

---

A2

A1