- 博客(559)
- 收藏
- 关注
RSS订阅原创 老虎机游戏设计VHDL代码Quartus仿真
老虎机游戏设计一个游戏机,用3位数码管来代替老虎机的3个轮盘,用0-7的数字来代替老虎机轮盘上的不同图案。按下key1,3个数码管的数字开始循环显示,再次按下key1,3个数码管的数字停止循环,当显示的3个数字相同时,游戏胜利。
2025-01-03 14:19:38
731
原创 8人抢答电路设计Verilog代码Quartus仿真
（1）按键用作抢答输入，顺序编号1～8；（2）数码管显示抢答得胜的号码；（3）由控制信号决定新一轮抢答的开始；
2025-01-03 14:10:51
577
原创 数字时钟设计Verilog代码Quartus仿真
1.具有时,分,秒,计数显示功能,以24小时循环计时。2.具有清零,调节小时、分钟功能。3.具有整点报时功能,整点报时的同时LED灯花样显示。
2025-01-03 14:00:17
413
原创 四种花样彩灯控制器设计Verilog代码Quartus仿真
实现1.设计一个彩灯控制器，使十个彩灯（LED管）能连续发出四种不同的显示形式（如奇数依次亮等）； 2.随着彩灯显示图案的变化，发出不同的音响声（用不同频率的矩形波产生）
2025-01-03 13:50:41
512
原创 波形发生器modelsim设计Verilog代码Quartus仿真
波形发生器modelsim1、可以生成方波、三角波、正弦波、锯齿波2、通过按键切换不同的波形
2024-11-05 19:26:34
464
原创 无人售货机设计Verilog代码Quartus仿真
1、可以选择5元、10元、15元、20元的商品2、可以投币1元、5元、10元、20元3、购买过程中可以取消，退币4、输出投入总钱币、商品价钱、找零金额
2024-11-05 19:14:46
645
原创 自动售货机设计Verilog代码Quartus仿真
1、可以选果汁、牛奶、面包、水2、可以投币1元、10元、5元3、具有确认购买按键4、购买成功通过对应led显示5、数码管显示投入总钱币、商品价钱、找零金额
2024-11-05 19:05:48
307
原创 8位显示的电话按键显示器设计Verilog代码Quartus 睿智开发板
1、 设计一个具有8位显示的电话按键显示器； 2、能准确地反映按键数字； 3、显示器显示从低位向高位前移，逐位显示按键数字，最低位为当前输入位； 4、 设置一个“重拨”键，按下此键，能显示最后一次输入的电话号码； 5、 挂机2秒后或按熄灭按键，熄灭显示器显示。
2024-11-05 18:55:54
233
原创 出租车计费设计VHDL代码Quartus仿真
1、可以控制行程开始和停止2、通过车轮脉冲判断车行驶里程3、显示总费用和里程4、3.0公里以内起步价5.0元，大于3.0公里按0.2元/0.1公里计费5、停车按时间计费，每1分钟1元
2024-11-05 18:46:38
711
原创 汽车速度表设计Verilog代码Quartus仿真
要求:(1)模拟产生车轮运转产生的脉冲信号并对其计数,用按键选择脉冲信号的不同频率(2)每隔10秒读取一次脉冲计数器,并据此计算车速;(3)用数码管显示车速,单位Km/h;(4)给出超速警告。
2024-11-05 18:26:31
358
原创 出租车计费器设计VHDL代码Quartus仿真
仿真图中秒跟分的关系为3进制，即w为2时就归0； 2. 出租车总行驶5公里，等待累计时间为4分钟，总费用为16.2元。图8.22.3 出租计价器程序仿真全图
2024-11-01 12:53:13
716
原创 串行和并行转换器的开发设计VHDL代码Quartus仿真
该项目将涉及VHDL中并行到串行和串行到并行转换器的开发和仿真。数字系统通常获取并行字节的数据，并通过单根导线传输它们，以节省导线面积，减少串扰效应，提高时钟速度或保持设备之间的兼容性。该练习将介绍组件实例化以及在单个项目中使用多个VHDL模块文件。在VHDL中设计复杂的系统时，优良作法是将系统的功能块分布在多个VHDL模块上，从而增加了代码的易用性和功能性。
2024-11-01 12:45:59
670
原创 计时、闹钟、秒表的多功能数字钟设计VHDL代码Quartus仿真
1、可以通过按键设置计时、闹钟、秒表模式2、可以调时、可以控制闹钟时间、可以控制秒表启动暂停3、数码管显示时间
2024-11-01 12:25:05
729
原创 X位指令字长的CPU模型机设计VHDL代码Quartus仿真
计算机硬件基础实习任务书(适用于软件工程)设计内容采用模块化设计方法,设计一个X(学生根据设计自己定)位指令字长的模型机,包括:运算器单元、控制器单元、寄存器组、内存单元等核心部件。二、设计要求1.模型机指令系统至少包含1种寻址方式(内存直接寻址),以及下述6条基本指令ADD、AND、LOAD、 STORE、JZ、NOP2.在上述指令的基础上至少进行以下扩展(1)增加1到n条指令SUB、INC、DEC、OR、XOR、NOT、SHL、SHR、SAL、SAR、ROLR
2024-11-01 12:15:17
659
原创 模块化设计数字时钟Verilog代码Quartus仿真
整个数字钟端口列表：clk,输入，外部时钟信号，假设为50MHzclr,输入，清零信号，低电平有效seg_atog[6:0]输出信号，用于驱动7段数码管，高电平有效an[5:0]输出信号，用于使能每个7段数码管，低电平有效，分别连接6个7段数码管的com端dp输出信号，小数点，用于模拟时间分隔符：
2024-11-01 11:11:55
455
原创 常用74系列芯片代码设计Verilog代码Quartus仿真
1、熟悉以下所列芯片的功能。2、独立编写 Verilog HDL程序描述各个芯片的功能。3、编写测试激励程序。4、在 Mode sim软件中对所编写的程序进行仿真5、提交实验记录
2024-11-01 11:05:40
276
原创 自动售货机设计VHDL代码Quartus仿真
·1、当顾客取消购买时退钱；·2、当顾客刚好放入10元并确定时吐出商品；·3、当顾客放入5元时等待继续投币；·4、当顾客放入15元且确定时吐出商品并找零。
2024-11-01 10:54:18
892
原创 自动售货机设计VHDL代码Quartus仿真
1、售货机有4种商品2、商品有3，6，7，9元的3、可以投币1元，5元，10元4、可以找零1元、5元5、中途可以取消购买6、led显示购买成功，数码管显示单价、投币和找零
2024-11-01 10:38:53
673
原创 3种商品的售货机设计Verilog代码Quartus仿真
2)售货机可以接受5角,1元,2元,5元和10元。3)显示:货物的编号与价格和输入的硬币出货和找零。4)可通过按键代表金额输入。6)利用数码管货品编号等相关信息、7)到一定的时间没有任何操作自动结束
2024-11-01 10:31:52
724
原创 交通灯控制器设计Verilog代码Quartus仿真
（1） 交通指示灯：LED灯模块有12个LED灯，红黄绿三种颜色，纵向表示南北方向，横向表示东西方向，输出高电平时，对应的LED灯亮。2） 八个7七段数码管：动态显示方式，共阴极连接；3）4个0-1开关：K1-K4，开关向上为1，向下为0。4） 外部输入脉冲信号时钟源CLK（1Hz），供计数器使用。
2024-10-31 19:43:05
1153
原创 移动公厕控制器设计Verilog代码Quartus仿真
(1)基于 Quartusll软件环境下,使用 Verilog为设计语言,利用远程云端硬件实验平台完成设计(2)设计基于FPGA的移动公厕控制器的设计,要求在景区内设立两个移动公厕A、B,用红绿、黄三种颜色共6盏灯来代表女 暂用。要求显示为A绿,B红5秒;A黄、B红10秒;A红,B绿4秒;A红,B黄8秒。用数码管倒计时显示当前时(3)采用层次化的设计。
2024-10-31 19:34:28
448
原创 温度控制器设计Verilog代码Quartus仿真
温度控制器设计当温度高于标值时，电动机正转，降温当温度低于标值时，电动机反转，升温是要能够实时监测温度，并通过数码管显示温度使用按键控制升高或者降低
2024-10-31 19:27:00
372
原创 卡式电话计费器设计Verilog代码Quartus仿真
卡式电话计费器设计要求该计费器在卡插入后，能读出卡中的余额并显示;在通话中，根据通话种类进行扣费，卡内余额每分钟更新一次;对通话时间计时并显示出来。 (2) 话务种类分为三种:市话、长途和特话。其中市话按每分钟3角钱计算，长话按每分钟6角钱计算，特话免费当卡中余额少于当前话务种类对应的一分钟费用，产生告警信号，警告灯亮,当告警时间达到15s时切断当前通话。设定卡内余额最大为20角。利用数码管显示卡内余额和通话时间，灯显示读卡信号、写卡信号、告警信号和切断信号。
2024-10-31 19:22:09
825
原创 出租车模拟计价器设计Verilog代码Quartus仿真
（1）基于QuartusII软件环境下,使用Verilog为设计语言，利用远程云端硬件实验平台完成设计；（2）1.设计一个出租车模拟计价器，要求行程≤4km，且等待时间≤2min，则起步费为8元。2.若行程≥4km，按1km/1元计费，等待累计时间≥2min时，按1min/1元计费。3.要求具有以下功能：能显示总行驶公里数，总等待累计时间，最后的总费用。（3）采用层次化的设计。
2024-10-31 19:15:43
328
原创 四组12位选手抢答器设计Verilog代码Quartus仿真
(1)抢答器可容纳四组12位选手，每组设置三个抢答按钮供选手使用。(2)电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，蜂鸣器提示抢答开始，时显示器显示初始时间并开始倒计时，若参赛选手按抢答按钮，则该组指示灯亮并用组别显示器显示选手的组别，同时蜂鸣器发出“嘀嘟”的双音频声。此时，电路具备自锁功能，使其它抢答按钮不起作用。(3)如果无人抢答，计时器倒计时到零，蜂鸣器有抢答失败提示，主持人可以按复位键，开始新一轮的抢答。(4)设置犯规功能。选手在主持人按开始键之前抢答，则认
2024-10-31 19:05:31
790
原创 智能抢答器设计Verilog代码Quartus仿真
(1)设计语言为Veri1og,硬件开发平台为 Spartan-3E开发板。数码管显示倒计时5秒;每名选手抢到后由数码管显示其得分增加1,一共进行 (2)设计基于FPGA的智能抢答器的设计,要求有四名参赛选手,每次抢答由5轮 (3)采用层次化的设计。
2024-10-31 18:51:07
395
原创 PWM信号发生器的设计Verilog代码Quartus仿真
1.设计内容和要求(向括设计内容、主要标与技术参数设计内容:基于FGA的PWM信号发生器的设计设计要求:(1)设计语为erlo硬件开发平为发(2)设计基于FPGA的PM信号发生器的设计，要求设计一个信号发生器，可以产生PWM波并可以调占空比、频率,并用逻辑分析仪显示(3)采用层次化的设计2.原始依据本设计要求学生应用Alter PWM信号发生器通过设计能让学生进一步掌握FPGA的基本开发流程,同提高时序设计能力,学生已学习过EDA课程，掌握硬件描述语言基本知识,通过本次设计可进一
2024-10-31 18:23:17
300
原创 水晶球的设计Verilog代码Quartus仿真
(1)设计语言为 Verilog,硬件开发平台为 Spartan-3E开发板;(2)设计基于FFGA的水晶球的设计,要求能够存贮4首歌曲,并通过扬声器播放,播放过程中以通过按键控制暂停,同时用数码管显示当前播放歌曲序号,并每首歌曲需要配合不同颜色的彩灯(3)采用层次化的设计
2024-10-31 18:03:29
319
原创 可调万年历(识别闰年)设计Verilog代码Quartus仿真
可调万年历(识别闰年)设计1、设计万年历，可以按键调节年、月、日2、输出年月日3、自动识别闰年
2024-10-31 17:54:17
507
原创 洗衣机控制器设计Verilog代码Quartus 远程云端平台
洗衣机控制器设计要求.设计一个电子定时器,控制洗衣机作如下运转定时启动→正转20秒→暂停10秒→反转20秒→暂停10秒,每个循环1分钟;.按正计时方式用两个数码管显示正转、暂停、反转时间,同时用三只LED灯表示“正转”反转”、“暂停”三个状态;.用两个数码管显示洗涤的预置时间(分钟数),按倒计时方式对洗涤过程作计时显示,时间到停机,停机指示灯亮.洗涤过程由“开始”开关开始,设置“暂停”开关。
2024-10-30 21:28:52
706
原创 UART串口设计Verilog代码Quartus 远程云端平台
UART串口设计波特率9600,1位起始位，8位数据位，1位停止位具有发送和接收功能通过按键控制发送的内容接收的数据通过led显示
2024-10-30 21:22:24
719
原创 交通灯设计Verilog代码Quartus 远程云端平台
主支干道车辆按规定时间交替运行，主干道每次通行 30秒，支干道每次通行 20秒，每次绿灯转红灯前要求黄灯亮 5秒，而红灯保持不变用发光二极管模拟两组红绿灯。用七段显示器显示每种状态持续的时间。 黄灯亮时按 1H频率闪烁，加装使系统归零按键，加装蜂鸣器 (绿灯亮1秒响结束前 2秒停）
2024-10-30 21:16:14
401
原创 具有四种信号灯的交通灯控制器设计Verilog代码Quartus仿真
由一条主干道和一条支干道汇合成十字路口,在每个人口处设置红,绿、黄,左拐允许四盏信号灯,红灯亮禁止通行,绿灯亮允许迪行,黄灯亮则给行驶中的车辆有时间停在禁行线外,左拐灯亮允许车转向左拐弯。信号订丁变换次字为:主支干道交替通行,主干行亮5s黄灯让行驶中的车辆有时间停到共行线外,左拐应行15,亮5s黄灯,支30s,亮5s黄灯,左拐放行15s,亮5黄订、各计时电路为倒计时显示
2024-10-30 21:10:48
283
原创 PWM信号发生器设计Verilog代码Quartus仿真
设计基于FPGA的PWM信号发生器的设计，要求设计一个信号发生器，可以产生PWM波并可以调占空比、频率，并用逻辑分析仪显示。用quartus平台verilog语言写代码
2024-10-30 21:04:07
540
原创 秒表的设计Verilog代码Quartus 远程云端平台
用quartus ii软件Verilog HDL语言设计基于FPGA的秒表的设计，要求计时2分钟并用数码管显示毫秒、秒、分;同时可以用一个开关控制来记录三组时间并显示;三组记录时间通过各自的开关可以控制其暂停和开始。
2024-10-30 20:59:43
427
DS1302实时时钟芯片控制代码verilog，代码注释全面
2023-11-22
频率幅值可调波形发生器 1、输出方波;三角波;正弦波;阶梯波 2、可以控制波形频率、幅值 3、可以选择输出哪种波形 4、
2024-01-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人