PLC程序优化(输出端)

1. 利用控制电路的逻辑关系节省输出点

节省输出点,不是把相关的输出执行机构删除。

如图0-9所示,根据图0-9(a)梯形图1的逻辑关系,对应的PLC接线图如图0-9(b)所示,需要三个输出继电器。利用控制电路的逻辑关系将其改为如图0-9(c)、(d)所示,则只需要两个输出继电器。

2. 矩阵输出

如图所示为工业袋式除尘器的部分PLC控制电路。该除尘器有4个除尘室,当除尘器开始工作时,1~4室依次轮流卸灰,每室卸灰时间为20s,卸灰完毕后启动反吹风机,3s后,1~4室再依次轮流清灰,每室清灰时间为15s,结束后,再反复执行上述过程。

每个除尘室分别有两个输出量,一个为卸灰,一个为清灰,4个除尘室需用8个输出量,需要占用8个输出继电器。但是从分析除尘的工作过程可以知道,这8个输出量并不是同时工作的,而是分为卸灰和清灰两个时间段。这样可以考虑用4个输出继电器Y1~Y4先依次控制1~4室的卸灰,卸灰结束后由反吹风输出继电器Y0将卸灰继电器K1~K4断开,并接通清灰继电器K5~K8,由输出继电器Y1~Y4再依次控制1~4室的清灰,这样就可以节省近一半的输出继电器。

这个电路实际上是一个4行2列的输出矩阵,采用直流电源和直流继电器,图中的二极管用于防止产生寄生回路。

 

3. 外部译码输出

用七段码译码指令SEGD,可以直接驱动一个七段数码管,十分方便。电路也比较简单,但需要7个输出端。若采用在输出端外部译码,则可减少输出端的数量。外部译码的方法很多,如用七段码分时显示指令SEGL可以用12点输出控制8个七段数码管等。

如图所示为用集成电路4511组成的1位BCD译码驱动电路,只用了4点输出。如果显示值小于8可用3点输出,显示值小于4可用2点输出。

 

 

转载于:https://www.cnblogs.com/iBoundary/p/11295300.html

以下是重新表述后的内容: 单周期 MIPS CPU 的微程序地址转移逻辑设计:在单周期 MIPS CPU 架构中,微程序地址转移逻辑是关键部分。它负责根据当前微指令的执行情况以及 CPU 内部的各种状态信号,准确地计算出下一条微指令的地址。这一逻辑需要综合考虑指令类型、操作完成情况、是否发生异常等多种因素,以确保微程序能够按照正确的顺序和逻辑进行执行,从而实现 MIPS 指令的准确译码与控制。 MIPS 微程序 CPU 的设计:设计一款基于微程序控制的 MIPS CPU,其核心在于构建微程序控制器。该控制器通过存储微指令序列来实现对 CPU 各部件的控制。微指令中包含对数据通路操作的控制信号以及微程序地址转移信息。在设计过程中,需要精心设计微指令格式,使其能够高效地表示各种操作控制信息,同时合理安排微指令存储器的组织结构,确保微指令的快速读取与准确执行,从而实现 MIPS 指令集的完整功能。 MIPS 硬布线控制器的状态机设计:在采用硬布线控制方式的 MIPS CPU 中,状态机是控制器的核心组成部分。状态机根据输入的指令操作码、状态信号等信息,在不同的状态之间进行转换。每个状态对应着 CPU 在执行一条指令过程中的一个特定阶段,如取指、译码、执行、访存等。状态机的设计需要精确地定义各个状态的转换条件以及在每个状态下输出的控制信号,以确保 CPU 能够按照正确的时序和逻辑完成指令的执行过程。 多周期 MIPS 硬布线控制器 CPU 设计(排序程序):设计一款多周期 MIPS 硬布线控制器 CPU,用于运行排序程序。在这种设计中,CPU 的每个指令执行周期被划分为多个子周期,每个子周期完成指令执行过程中的一个特定操作。硬布线控制器根据指令操作码和当前周期状态,生成相应的控制信号来协调 CPU 数据通路的操作。针对排序程序的特点,需要优化控制器的设计,合理安排指令执行的周期划分
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值