CPU和总线
cany1000
积极,向上,努力,踏实。
展开
-
CPU的结构
1、控制器的基本功能---- CPU实质上包括运算器和控制器两大部分。对于冯诺依曼结构的计算机而言,一旦程序进入存储器后,就可由计算机自动完成取指令和执行指令的任务,控制器就是专用于完成此项工作的,它负责协调并控制计算机各部件执行程序的指令序列,其基本功能是取指令、分析指令和执行指令。---- 取指令控制器必须具备能自动地从存储器中取出指令的功能。为此,要求控制器能自动形成指令原创 2016-08-19 10:57:44 · 1238 阅读 · 0 评论 -
系统总线
----系统总线是指CPU、主存、I/O设备(通过I/O接口)各大部件之间的信息传输线。由于这些部件通常都安放在主板或各个插件板(插卡)上,故又称板级总线(在一块电路板上各芯片间连线)或板间总线。按系统总线传输信息的不同,又可分为三类:数据总线、地址总线和控制总线。1、 数据总线数据总线用来传输各功能部件之间的数据信息,它是双向传输总线,其位数与机器字长、存储字长有关,一般为8位原创 2016-12-23 14:36:09 · 1412 阅读 · 0 评论 -
I/O设备访问内存方式
1、 程序中断方式1)中断请求触发器和中断屏蔽触发器每台外部设备都必须配置一个中断请求触发器INTR,当其为“1”时,表示该设备向CPU提出中断请求。但是设备欲提出中断请求时,其设备本身必须准备就绪,即接口内的完成触发器D必须为“1”状态。凡能向CPU提出中断请求的各种因素统称为中断源。当多个中断源向CPU提出中断请求时,CPU必须坚持一个原则,即在任何时刻只能接受一个中断源原创 2016-12-09 16:54:41 · 5646 阅读 · 4 评论 -
主存到Cache直接映射、全相联映射和组相联映射
---- Cache的容量很小,它保存的内容只是主存内容的一个子集,且Cache与主存的数据交换是以块(cache line)为单位的。为了把信息放到Cache中,必须应用某种函数把主存地址定位到Cache中,这称为地址映射。---- 在信息按这种映射关系装入Cache后,CPU执行程序时,会将程序中的主存地址变换成Cache地址,这个变换过程叫做地址变换。Cache的地址映射方式有直接映射、全相...原创 2016-11-29 14:30:46 · 161825 阅读 · 37 评论 -
SRAM和DRAM
1、2、静态存储元件和动态存储元件的比较---- SRAM存储元件所用MOS管多,占硅片面积大,因而功耗大,集成度低;但因为采用一个正负反馈触发器电路来存储信息,所以只要直流供电电源一直加在电路上,就能一直保持记忆状态不变,所以无需刷新。也不会因为读操作而使状态发生改变,故无需读后再生,特别是它的读写速度快,其存储原理可看作是对带时钟的RS触发器的读写过程。由于SRAM价格比较原创 2016-11-30 11:43:43 · 4996 阅读 · 0 评论 -
AHCI,SATA,NVME
1、AHCI:Advanced Host Controller Interface 高级主机控制器接口由Intel定义的技术标准,规定SATA HBA(Host Bus Adaptor)的实现行为。主机系统内存和attached存储设备之间数据的交换。AHCI gives software developers and hardware designers a standard met原创 2017-09-07 15:20:53 · 5276 阅读 · 0 评论 -
ARM Power On/Off Sequence and Power State
---- Power up and down sequencesAnanke follows the following approach to taking cores in the cluster in and out of coherence.To bring an Ananke core into coherence after reset, no micro-architec翻译 2017-04-13 20:40:04 · 1596 阅读 · 0 评论 -
AMBA规范之AHB/APB
1、AMBA片上总线---- 在基于IP复用的SOC(System On Chip,系统级芯片/片上系统)设计中,片上总线设计是最关键的问题。其中ARM公司推出的AMBA片上总线受到了广大IP开发商和SOC系统集成者的青睐,已成为一种流行的工业标准片上结构。---- AMBA规范主要包括了AHB系统总线和APB外围总线。---- AHB:Advanced High Performa翻译 2016-08-26 16:01:32 · 2826 阅读 · 0 评论 -
中断屏蔽技术
1、中断屏蔽技术:主要用于多重中断多重中断:(中断嵌套)当CPU正在执行某个中断服务程序时,另一个中断源又提出了新的中断请求,而CPU又响应了这个新的请求,暂时停止正在运行的服务程序,转去执行新的中断服务程序,这称为多重中断,又称中断嵌套。如果CPU对新的请求不予响应,待执行完当前的服务程序后再响应,即为单重中断。中断系统若要具有处理多重中断的功能,必须具备各项条件。--1)提前设原创 2016-12-20 18:12:14 · 21802 阅读 · 7 评论 -
常用英文名词解释
-- FYI:for your information 仅供参考-- MIPI:Mobile Industry Processor Interface 移动行业处理器接口-- DSI:Display Serial Interface 串行显示接口(位于处理器和显示模组之间的高速串行接口)-- CSI:Camera Serial Interface 位于处理器和摄像模组之间的高速串行接原创 2016-12-14 20:54:32 · 754 阅读 · 0 评论 -
输入输出系统的发展和组成
1、输入输出系统的发展分为4个阶段----(1)、早期阶段早期的I/O设备种类较少,I/O设备与主存交换信息都必须通过CPU,如下图5.1所示: 这种交换方式延续了相当长的时间。当时的I/O设备具有以下几个特点:① 每个I/O设备都必须配有一套独立的逻辑电路与CPU相连,用来实现I/O设备与主机之间的信息交换,因此线路十分散乱、庞杂。② 输原创 2016-12-21 15:20:02 · 5525 阅读 · 0 评论 -
NAND
1) SMART: 自我检测分析和报告技术(Self-Monitoring Analysis and Reporting Technology)成为一种自动监控硬盘驱动器完好状况和报告潜在问题的技术标准。Volatile memory = Volatile Storage 易失性存储器/非永久性存储器Volatile memory loses data when power is removed...原创 2016-11-16 17:52:02 · 802 阅读 · 0 评论 -
ARM Coresight -- 与内核并列的调试系统架构
1、CoreSight CoreSight是一种基础架构,它可对完整的芯片上系统 (SoC) 设计的性能进行调试、监视和优化,CoreSight™ 跟踪宏单元在 SoC 中提供全面的非干预性可见性。通过遵循 CoreSight 架构规范,可以方便地将合作伙伴特定的跟踪宏单元集成到 CoreSight 系统中。2、ETM---- Embedded Trace Macrocell 嵌入原创 2016-10-10 15:36:43 · 11430 阅读 · 0 评论 -
MIPI DSI协议介绍
一、MIPIMIPI(移动行业处理器接口)是Mobile Industry Processor Interface的缩写。MIPI(移动行业处理器接口)是MIPI联盟发起的为移动应用处理器制定的开放标准。已经完成和正在计划中的规范如下:二、MIPI联盟的MIPI DSI规范1、名词解释• DCS (DisplayCommandSet):DCS是一转载 2016-10-09 16:57:36 · 491 阅读 · 0 评论 -
指令系统
1、指令---- 指令就是控制计算机执行某种操作(如加、减、传送、转移等)的命令。指令系统/指令集:一台计算机所能执行的全部指令的集合,称为该计算机的指令系统或指令集。---- 由于指令系统既是计算机硬件设计的主要依据,又是计算机软件设计的基础,因此,一台计算机的指令系统的优劣直接影响着计算机系统的性能。2、机器指令---- 在计算机中,指令用于直接表示对计算机硬件实体的控翻译 2016-08-19 21:12:26 · 3309 阅读 · 0 评论 -
ARM Core WFI/WFE
1、Run modeRun mode is the normal mode of operation in which all of the functionality of the processor is available. In run mode, a core in the processor is powered on and executing. 2、Standby mode翻译 2017-04-13 15:30:26 · 1374 阅读 · 0 评论