笔记
dxz44444
这个作者很懒,什么都没留下…
展开
-
《Vivado 使用误区与进阶》XDC约束技巧之时钟篇
XDC 是 Xilinx Design Constraints 的简写,但其基础语法来源于业界统一的约束规范SDC(最早由 Synopsys 公司提出,故名 Synopsys Design Constraints)。XDC 的语法其实就是 Tcl 语言。...原创 2020-03-01 19:37:20 · 311 阅读 · 0 评论 -
Vivado使用误区与进阶】XDC约束技巧之时钟篇
Vivado使用误区与进阶】XDC约束技巧之时钟篇原创 2020-02-28 17:31:26 · 370 阅读 · 0 评论 -
(D)触发器的建立时间和保持时间
1. 建立时间和保持时间建立时间:时钟有效沿到来之前的某段时间内,数据必须稳定,否则触发器锁存不住数据,这段时间成为建立时间,用Tsetup或者Tsu表示,也就是说要锁存的数据比上升沿早来的时间必须大于建立时间。保持时间:时钟有效沿到来之后的某段时间内,数据也必须稳定,否则触发器锁存不住数据,这段时间成为保持时间,用Thold或者Th表示。也就是说,要锁存的数据,在上升沿到来之后,还要停留...原创 2020-02-28 13:21:57 · 9290 阅读 · 0 评论 -
转载-从CMOS到触发器(三)
前面说了CMOS器件,下面介绍一下锁存器跟触发器1.双稳态器件双稳态器件是指稳定状态有两种,一种是0,一种是1的器件;双稳态器件是存储器件的基本模块,双稳器件的的一种电路结构是:交叉耦合反相器 结构,如下图所示:由于没有输入,于是我们就假设I1的输出先为1,即Q=1;那么I2的输入为1,Q’就为0,于是反馈给Q的输入,导致Q的输出为1,也就是使得Q的状态稳定为1,因此这个器件有一个稳定的状...原创 2020-02-28 12:22:40 · 1033 阅读 · 0 评论 -
转载-从CMOS到触发器(二)
1.CMOS门电路nmos高电压导通,pmos低电压导通①CMOS非门1)当输入信号A=1时,PMOS关断,NMOS打开,输出信号Y的电压相当于GND的电压,也就是Y=0;在这个过程中,从VDD到GND这一个供电回路都没有导通,因此理论不存在电流从VDD流到GND,因此功耗为0. 2)当输入信号A=0时,PMOS打开,而NMOS关闭,输出信号Y=VDD=1,但是从VDD到GND这一个供...原创 2020-02-28 11:48:30 · 626 阅读 · 0 评论 -
转载-从CMOS到触发器(一)
1、MOS晶体管结构与工作原理简述原创 2020-02-27 18:03:34 · 251 阅读 · 0 评论 -
转载-数字电路设计的时钟与约束(二)
1.建立时间和保持时间原创 2020-02-27 17:59:22 · 174 阅读 · 0 评论 -
转载-数字电路设计时钟与约束(一)
1.时钟/时钟树的属性 一般的时钟,我们都指的是全局时钟,全局时钟在芯片中的体现形式是时钟树。时钟树,是个由许多缓冲单元(buffer cell)平衡搭建的时钟网状结构,如下图所示:实际的时钟除了周期/频率、相位、沿、电平属性外,还有其他的属性,也就是:不是下面这样子规规整整的: 实际的时钟属性(“实际的buff”): ①时钟的偏移(skew): 时钟分支信号在到达...原创 2020-02-27 17:31:08 · 1821 阅读 · 0 评论 -
2020-02-21
`原创 2020-02-21 16:27:28 · 117 阅读 · 0 评论