自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(23)
  • 收藏
  • 关注

原创 [代码管理]git push包含大文件导致push失败的解决方案

报错显示:File asd is 186.83MB, this exceeds GitHub's file size limit of 100.MB即有一个名为asd的文件超过了github允许的100MB的文件大小限制, 导致无法push成功.经过以上操作, 本地仓库的最新版本代码已经没有大文件了, 所以此时可将本地所有历史版本(这里指git log显示的版本)全部推送到github上

2023-12-29 15:11:33 1998

原创 [包管理]Scoop学习笔记

对于管理员, 出于安全考虑, 默认情况下禁用管理员控制台下的安装. 除非您知道自己在做什么并且想以管理员身份安装 Scoop.User为设置用户变量, 可以替换成Machine设置系统变量(需要管理权权限)其中main在安装scoop的时候就默认导入了, 所以部分app可以直接安装了。一个库里面包含很多app, 需要先导入库, 然后才能安装app。其他常用指令暂不一一列出, 分享一个用于查找app的网站,安装命令如下(需要挂梯子, 不然会报连接错误)添加后, 可以直接安装scoop到指定的路径。

2023-12-15 17:06:49 140

原创 Perl学习笔记

以下为基于菜鸟教程的perl教程练习,所有程序均通过运行,部分代码注释了运行结果。

2023-07-06 09:50:41 165

原创 Perl中的v字符串详解

Perl中,v字符串是一种特殊的字符串表示法,其中X、Y和Z是0到255之间的整数。用于表示字符的ASCII值。注:v字符串表示的是ASCII值,使用非ASCII范围内的数字可能会导致意外的结果。

2023-06-29 17:57:09 401

原创 任意整数分频器的verilog实现

用verilog实现任意整数分频器, 设计代码如下

2023-05-23 16:45:10 801

原创 [代码管理]Git的基本操作

1.HEAD的指向最新提交的版本,Git允许我们在版本历史间穿梭,命令:2.穿梭前,用 git log 查看提交历史,以便确定要回退到哪个版本3.要重返未来,用 git reflog查看命令历史,以便确定要回到未来的哪个版本。

2023-05-15 16:58:54 159

原创 verilog系统函数$fwrite/$fopen/$fdisplay/$fclose/$readmemb的使用

verilog系统函数$fwrite/$fopen/$fdisplay/$fclose/$readmemb的使用

2023-04-21 16:53:01 1432

原创 [生产力plus++]Chrome管理搜索引擎设置

为高效使用chrome在各种搜索引擎中进行搜索, 可以在chrome浏览器中进行设置, 设置完毕后在地址栏输入设定的关键字, 按tab或者空格, 再加上想要搜索的内容即可完成相应网站中的快速搜索.本文详细给出了配置的流程和注意事项~~~

2023-03-25 20:57:02 541

原创 VCS中的DPI和PLI

vcs仿真中DPI和PLI的作用, 以及二者的区别

2023-03-09 20:55:59 1972

原创 怎么编写Makefile用于VCS仿真

对于 VCS(Verilog Compiler Simulator)仿真,Makefile 可以帮助我们简化仿真流程,减少手动操作的工作量。

2023-03-08 15:40:17 765

原创 Makefile中的CFLAGS、$^、$< 、$@

CFLAGS是一个在C编译过程中使用的变量,它定义了编译器的选项和标志。在编写Makefile文件时,CFLAGS可以用来指定编译器需要的编译选项。$

2023-03-08 14:31:36 2344

原创 HDBits刷题2: Circuit

HDBits刷题笔记: Circuit部分.

2023-03-02 11:06:26 498

原创 HDBits刷题1: Verilog Language

HDLBits刷题笔记

2023-02-20 17:28:23 707

原创 CNN实现猫狗分类

模型的输入数据是包含猫狗信息的RGB图像,将其输入到网络模型中,经过模型的前向计算得到输出的二分类结果,通过损失函数度量计算输出结果与输入图像标签的差异度,并通过反向传播算法根据这个差异来调整网络各层的参数值,经过反复迭代输入,最终得到一个能准确分类输入的猫狗图像的网络模型(输出的识别结果与标签一致)。.........

2022-07-12 15:18:38 584

原创 LeNet-5实现手写数字识别

模型的输入数据是包含手写数字信息的二维图像,将其输入到网络模型中,经过模型的前向计算得到输出的识别结果,通过损失函数度量计算输出结果与输入图像标签的差异度,并通过反向传播算法根据这个差异来调整网络各层的参数值,经过反复迭代输入,最终得到一个能准确识别输入图像的网络模型(输出的识别结果与标签一致)......

2022-07-07 19:28:18 5317 4

原创 [图像处理]3×3中值滤波的verilog实现

一、原理1.将连续输入的9个灰度值存入移位寄存器,通过组合逻辑输出9个数的中值。2.求中值算法①将9个数分成3组,每组3个数。求每一组的最大值、中值、最小值②对3个最大值求最小值,对3个最小值求最大值,对3个中值求中值,得到3个数③对这三个数求中值,这个数也是9个像素的中值二、verilog实现顶层模块:/********top module********///port definemodule mid_9_nums( input

2022-04-01 20:23:15 7747 7

原创 交通灯电路及verilog实现(状态机)

一、功能功能描述: 1)默认主干道绿灯; 2)检测到支路有车(X=1),主路黄灯亮,再主路 红灯、支路红灯,再主路红灯、支路绿灯; 3)当支路没车(X=0),绿灯黄灯红灯,主干道绿灯; 状态描述: S0:主干道绿灯亮,支路红灯;检测到支路有车(X=1),进入S1; S1:主干道黄灯亮,支路红灯,延时进入S2; S2:主干道红灯亮,支路红灯,延时进入S3 ; S3:主干道红灯亮,支路绿灯;没车进入S4; S4:主干道红灯亮,支路黄灯;延时进入S0..

2022-03-28 10:14:26 10645 7

原创 Ubuntu20.04中chrome显示异常问题

在ubuntu20.04中安装谷歌浏览器后,存在文字显示不出的问题,给出一种解决方案:设置系统字体为中文字体。

2022-02-27 09:59:34 3872 8

原创 按键控制LED闪烁实验

一、要求两个按键KEY0、KEY1控制LED0、LED1的闪烁。功能定义:无按键按下:两个LED全亮;按下KEY0:交替闪烁按下KEY1:同时闪烁二、实现1.原理把电路分成三个部分:计数器、控制器、LED灯50MHZ时钟的周期为20ns,每0.5秒改变一次LED的状态,闪烁一次(两个状态)需要1秒,0.5秒需要2500_0000个时钟周期,2500_0000需要25位二进制数表示。通过计数器来实现,定义一个25位的计数器cnt[24:0],每个clk上升沿计数一次。同时

2022-01-18 17:05:39 4932 3

原创 二进制转BCD码原理及verilog实现

一、BCD码概念BCD码(Binary-Coded Decimal‎),利用四个2进制位储存一个10进制的数,如下表所示。本文所讨论的问题均以8421BCD码为例,十进制的0~9分别用0000~1001来表示。十进制数23,可表示为0010_0011,十进制数129,可表示为0001_0010_1001。即分别对个位、十位、百位求对应的BCD码。​二、二进制数到BCD码的转换先根据输入不同位数的二进制数,求对应的BCD码假设输入1位二进制数1,则对应的BCD码为0001,对应

2022-01-18 02:09:58 42730 13

原创 序列检测器的verilog实现

序列检测同步时序逻辑电路,要实现的功能如下:当已有输入码流出现序列111000或101110时输出检测信号为1,否则输出为0。在时序上检测到完整序列的下一个时钟周期输出检测结果。输入信号有效为1时表示当前输入有效,否则表示无效。之前输入依旧计入序列中并不清零,即允许序列重叠检测。

2022-01-17 01:32:43 12610 7

原创 向量前导1检测器的3种verilog实现方案

一、要求设计一个组合逻辑电路,检测输入32位0/1向量中从高到低第一个1出现的位置,如果向量为全0则输出32。例如:输入00011000 10000000 00000000 00000000,输出3;输入00000000 11111111 00000000 00000000,输出8;输入00000000 00000000 00000000 00001010,输出28.模块输入输出功能定义: 名称 方向 位宽 描述

2022-01-16 00:18:13 3310

原创 数据选择器mux2的verilog实现和$random的介绍

主要有以下三种方式实现: 门互联/布尔表达式/逻辑功能描述.给出了相关设计和tb源代码及仿真结果.

2022-01-15 00:31:43 2094

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除