SystemVerilog验证编译错误：关于动态变量的赋值问题

最新推荐文章于 2024-11-11 12:09:53 发布
最新推荐文章于 2024-11-11 12:09:53 发布
阅读量2.7k 收藏 2
点赞数
分类专栏： SystemVerilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/evolone/article/details/88414148
版权
本文介绍了一种常见的Verilog编译错误：“Referencetoautomaticvariableandelementsofdynamicvariablesisnotallowedoutsideprocedualblocks”，并提供了解决方案。错误出现在尝试在过程块外直接引用自动变量时。解决方法是将assign语句改为always过程块，以确保变量在时钟边沿被正确更新。
摘要由CSDN通过智能技术生成

今天遇到一个编译错误，
如下：
Reference to automatic variable and elements of dynamic variables is not allowed outside procedual blocks.

对应报错的那行语句是：
assign a = model.path.a.value;
其中，model是对应的寄存器模型。
因为model.path.a.value是一个automatic的值，所以这里报错。

解决办法是:
将原来的
assign a = model.path.a.value;
改成
always @ （posedge clk）begin
a = model.path.a.value;
end
就行了

#systemverilog# 关键字之 类范围解析运算符(::)和extern
那么菜的博客
11-30 2041
从仿真log可以看出可以在扩展类“eth_packet”内使用类范围解析运算符(::)访问非static属性 (“addr”)在上面的例子中，类 “packet” 中包含non-static属性(“addr”)和static属性 (“id”)。假设有一个类“packet”，它含有一个static属性(或方法)“my_packet”，然后就可以从类外部访问使用。而在类的外部访问非static属性 (“addr”)就会导致编译错误。，具体的实现可以在类的外部：​​​​​​​。
SystemVerilog HVL：数据类型
Starry__的博客
12-27 1235
目录1. 变量1.1. logic型1.2. 四状态型（reg、wire、integer）补码系统1.3. 双状态型（bit、byte、int、shortint、longint）1.4. 浮点数（shortreal、real）1.5. 字符串 string2. 常量（parameter、define、const）3. 结构体 struct3.1. 合并 struct packed4. 枚举 enum5. 定义新类型 typedef6. 类型转换 1. 变量 即在程序运行过程中其值可以改变的量。 1.1. l
systemverilog编程陷阱——自加与赋值冲突
kevindas的博客
02-06 1502
一、现象 在sv的行为描述中，有时候我们希望将自加操作（++）与赋值操作（=）写在同一行中，以便减少一行代码，但有时候效果不符合预期。代码如下： `timescale 1ns/1ps module harness; initial begin int a=0; repeat(20) begin a=a++%10; $display("a=%0d", a); end end endmod
systemverilog 编译顺序的问题
weixin_43804017的博客
11-19 1089
systemverilog 编译顺序的问题 在systemverilog中，如下面这段代码，如果class Transaction在后面定义，然后前面的function使用到了它，那么就会导致程序编译出错，因为在前面的function还没能识别到后面的定义。 【SV书上给的解释是：你需要编译一个类，而这个类包含一个尚未定义的类。声明这个被包含的类的句柄将会引起错误，因为编译器还不认识这个新的数据类型。这时候需要使用typedef语句声明这个类名】 module test(); function v
SystemVerilog学习笔记（二）：数组
最新发布
qq_38156104的博客
11-11 1086
数组是元素的集合，所有元素都具有相同的类型，并使用其名称和一个或多个索引进行访问。Verilog 2001 要求数组的下限和上限必须是数组声明的一部分。System Verilog 引入了紧凑数组声明样式，只需给出数组大小以及数组名称声明就足够了。下图显示了 System Verilog 中使用的不同类型的数组。
SV中的静态变量与动态变量
m0_62789966的博客
08-09 582
声明为automatic的变量，用完后收回内存，重新分配内存。1.声明为static的变量，只在运行前初始化一次；2. 定义拿出来后，动态变量只在刚开始分配一次内存。结果：123456789 123123123。结果：123456789 123456789。
systemverilog中的automatic关键字，定义动态存储变量
m0_38037810的博客
10-19 4148
参考： IEEE 18006.21 Scope and lifetime 1. SV中变量存储 Variables declaredoutsideamodule, program, interface, checker, task, or functionare local to thecompilation unit andhave a static lifetim...
SystemVerilog DPI接口：雪崩效应与C函数集成
C函数的输出可以直接赋值给SV中的变量，而输入参数则可以在SV中驱动，形成完整的系统级验证模型。 章节内容涵盖了从SystemVerilog语言的基础（如面向对象编程特性和数组/队列的使用）到UVM（通用验证方法学）的介绍...
SystemVerilog验证 测试平台编写指南 第四章 连接设计和测试平台
Grady
07-27 1770
验证一个设计需要经过几个步骤：生成输入激励，捕获输出相应，决定对错和衡量进度。要完成这个设计，首先第一步就是如何将DUT（Design Under Test）连接到测试平台。这一章的内容就来解决一下这个问题。 4.1 将测试平台和设计分开 测试平台的代码独立于设计的代码，设计者需要编写满足规范的代码，而验证工程师需要创建使得设计不满足设计规范的场景。使用模块来保存测试平台经常会引起驱动和采样时的时...
(1)systemverilog 数据类型
数字IC小白的日常修炼
10-12 1525
System Verilog 数据类型 文章目录System Verilog 数据类型数据类型logic逻辑类型符号类型缺省情况总结数组类型定宽数组动态数组队列关联数组自定义结构类型转换枚举类型关注作者 数据类型 logic 在SV中新引入了一个数据类型logic，SV对经典的reg数据类型进行了改进，使得它除了作为一个变量以外，还可以被连续赋值、门单元和模块所驱动。任何使用线网的地方均可以使用logic,但要求logic不能有多个结构性的驱动。例如在对双向总线建模的时候。此时，需要使用线网类型。 SV作为
SystemVerilog 3.1a仿真技术：速度与效率并重的高级技巧
![SystemVerilog 3.1a仿真技术：速度与效率并重的高级技巧](https://www.thevtool.com/wp-content/uploads/2022/08/array-1-1024x469.png) 参考资源链接：...SystemVerilog作为一种功能强大的硬件描述语言
VCS Error-[ XMRE] cross-module reference resolution error
qq_44168567的博客
02-07 7900
VCS Error-[ XMRE]
verilog 代码错误 解释（不断更新）
zffzzz的博客
11-16 2278
"Register is illegal in left-hand side of continuous assignment"这个错误通常出现在Verilog代码中，意味着在连续赋值语句的左侧使用了寄存器类型。在Verilog中，连续赋值语句使用“assign”关键字，用于将一个信号的值赋给另一个信号。而寄存器类型只能在时序逻辑（always块）中使用，不能在连续赋值语句中使用。如果需要在时序逻辑中使用该信号，则需要在always块中声明该信号为寄存器类型。// 在连续赋值语句中使用该信号。
Python3.6+RobotFramework中的变量、赋值
sea2017的博客
03-21 8548
这里写自定义目录标题程序版本说明基础scalar变量变量的赋值变量的使用list变量变量的赋值变量的使用scalar变量scalar变量合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章...
vcs编译systemverilog遇到的坑
dragon678的博客
03-04 3277
后来发现，需要添加 -ntb_opts uvm参数，表示引入UVM包，不然报错。后来发现应该缩写，改为uvm_pkg，但是仍然报错。
Advanced Run Time Type Identification in C++ Part II（Property Library An Implementation of RTTI in C++）
*猩猩*
02-22 1201
Peter Barczikay (bpeter@rcs.hu)Andras Tantos (tantos@rcs.hu)© 2003 by Robot Control Software Ltd. (http://www.rcs.hu).All rights reserved.December 5. 2003.AbstractRun-Time Type Identif
Makefile自动变量 (automatic variable)
YHM07的专栏
04-12 1168
通过自动变量 (automatic variable)，可以取用工作目标以及必要条件中的元素，所以不必指明任何文件名称。要避免重复自动变量就相当有用。
SystemVerilog学习笔记6——线程
weixin_41979380的博客
01-19 2066
目录线程的使用程序和模块什么是线程？线程的控制fork并行线程语句块等待所有衍生线程线程间的通信event事件semaphore旗语mailbox信箱 线程的使用 程序和模块 module作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步； 对于硬件的过程块，它们之间的通信可理解为不同逻辑/时序块间的通信或同步，是通过信号的变化来完成的； 从硬件实现的角度来看，Verilog通过always、initial过程语句块和信号数据连接实现进程间通信； 可将不同module
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值
>