LY68L6400的读写IP核

这篇博客介绍了Verilog模块LY68L6400,它是一个SRAM控制器,接收40MHz时钟信号、复位信号以及读写控制信号,用于驱动外部PSRAM。模块提供了数据接口,支持读写操作,并有数据传输完成标志。该设计适用于嵌入式系统中的存储管理。
摘要由CSDN通过智能技术生成

这个也是当年从事自动化时写的,可以参考下:
        module LY68L6400
        (
        input                                                        Clk40M,
        input                                                        Clk,//40MHz
        input                                                        Rst,
        output                                                        PsramClk,
        output                                                        PsramCsN,
        inout                [3                :        0]                PsramData,

        input                                                         UserRd,        
        input                [23                :        0]                UserRdAddr,//UserRdAddr[23] is the msb
        output                [63                :        0]                UserDataRx,
        input                                                        UserWr,
        input                [23                :        0]                UserWrAddr,
        input                [63                :        0]                UserDataTx,
        output                                                        UserDataDone        
        );
详细见电子网https://bbs.21ic.com/icview-3067050-1-1.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值