FPGA/ZYNQ/MPSOC
主要涉及Xilinx和Altera两家的FPGA、SOC、ZYNQ、MPSOC的使用问题解决
运控与机器视觉
从事FPGA和硬件开发10余年;对工业以太网,运动控制,工业机器视觉行业较为熟悉。请教问题前,请先打赏,谢谢!
展开
-
DS2401 verilog驱动代码,实测有效,自己产品加密用
xilinx的fpga自带DNA可以用来加密;可是换了国产FPGA芯片,无法加密怎么搞?我就用DS2401,价格也便宜,占用管脚也少,就一根!读取也方便,总共也就140行代码module one_wire_controller # ( parameter CLK_FREQ = 50000000 ) ( input Clk , ...原创 2021-04-29 09:23:19 · 730 阅读 · 0 评论 -
Spartan6-综合中产生数据位宽及未连接的warnings!——6
编者按:电子研发十年多,技术心得文档也慢慢积累到了20万字,现在将不需要保密的公共知识部分进行逐条公开,希望能帮助到你!https://bbs.21ic.com/icview-3091116-1-1.html原创 2021-03-06 11:43:36 · 142 阅读 · 0 评论 -
Spartan6-XPS axi2axi_connector和AXI总线复位——5
编者按:电子研发十年多,技术心得文档也慢慢积累到了20万字,现在将不需要保密的公共知识部分进行逐条公开,希望能帮助到你!https://bbs.21ic.com/icview-3091106-1-1.html原创 2021-03-06 11:26:18 · 328 阅读 · 0 评论 -
ZYNQ LINUX内核拷贝到RAM后无法正常启动——4
编者按:电子研发十年多,技术心得文档也慢慢积累到了20万字,现在将不需要保密的公共知识部分进行逐条公开,希望能帮助到你!https://bbs.21ic.com/icview-3090596-1-1.html原创 2021-03-05 21:19:48 · 218 阅读 · 0 评论 -
LY68L6400的读写IP核
这个也是当年从事自动化时写的,可以参考下: module LY68L6400 ( input Clk40M, input Clk,//40MHz input ...原创 2021-01-21 21:45:15 · 1123 阅读 · 0 评论 -
读写SPI FLASH IP核
多年之前写的一个IP核,读写SPI FLASH的,有用可下载用用,还算方便!读出的数据是从0开始的累加的测试数据,与写入一致。spi_flash ( input Clk10M,//Clk的180°反相 input Clk,//10MHz.原创 2021-01-21 21:15:07 · 729 阅读 · 0 评论 -
MPSOC接LCD触摸屏的三种方案
对于MPSOC接LCD触摸屏有如下三种方式:MPSOC跑linux+QT,QT带界面组态及各种控件,接并口LCD触摸屏;MPSOC跑裸机,在裸机中加入uGUI的库,即界面组态与控件,接并口LCD触摸屏;MPSOC跑裸机,接串口组态屏,将界面组态与空间放到屏自己的控制板去控制。...原创 2020-11-13 15:18:22 · 329 阅读 · 0 评论 -
将老产品XPS平台升级到ISE平台
ISE平台下多DDR访问管理,和XPS平台差别不大!ddr引出了多个AXI slave; input c3_pkg_wr_areq0 , output c3_pkg_wr_last0 , input [127 : 0] c3_pkg_wr_data0 , outp..原创 2020-11-09 11:00:16 · 171 阅读 · 0 评论 -
MPSOC AMP模式下裸机和linux的中断
“The APU uses an external GICv2 controller as a central resource to support and manageinterrupts. There are peripheral interrupts, software generated interrupts, and virtualinterrupts.”即包含三类中断:PI SGI VI"Peripheral interrupts are asserted by a signal to原创 2020-10-24 14:17:29 · 397 阅读 · 0 评论 -
MPSOC和ZYNQ的中断区别
中断号不一样,CPU0的中断用PL to PS 的中断0-7CPU1的中断用PL to PS 的中断8-15中断号注意完全不同,切记!原创 2020-10-23 15:09:08 · 801 阅读 · 0 评论 -
3D相机的高速扫描与FPGA
如下为在3D应用中,2种sensor的参数,看看帧率和接口,对接芯片必须用FPGA!原创 2020-10-23 09:09:11 · 698 阅读 · 0 评论 -
MIPI DPHY&CPHY接口描述及FPGA实现要点
总结:接口名字其实叫MIPI DPHY和MIPI CPHY;两者的物理层不同;CSI2只是这两个接口的链路层;两者的电平标准不一样。低速的用电阻网络,DPHY层和CSI2层程序自己写;高速的用Lattice或高云FPGA芯片;(电平转换芯片方案MC20001价格贵,接口转换芯片TC358746AXBG调试麻烦)...原创 2020-10-23 11:14:36 · 3724 阅读 · 0 评论 -
canny算法优化
上图左边是fpga效果,右边是opencv效果;还需要继续优化效果!原创 2020-10-15 10:41:11 · 538 阅读 · 0 评论 -
CANNY边缘检测的FPGA实现
原创 2020-10-09 19:27:04 · 659 阅读 · 0 评论 -
MPSOC ZU3EG逻辑端读写PS端64位DDR4的最大带宽和方法
SOC ZU3EG逻辑端读写PS端64位DDR4的最大带宽和方法。 为了得出结论,使用过三种IP去访问,最终选定xilinx的datamover IP; 测试方式:四个HP口都用上,每个HP口是128bit位宽;系统时钟选定150Mhz. 最终测试带宽效率为90%。 为了达到最大效率,注意以下两点: https://bbs.21ic.com/icview-3033710-1-1.html ...原创 2020-09-27 09:19:06 · 1465 阅读 · 0 评论 -
MT9P031的PLL使用不成功的解决办法
MT9P031的PLL使用,不成功,采用如下配置,成功开启,XCLK是24M,输出pixel CLK是48M。https://bbs.21ic.com/icview-3033666-1-1.html原创 2020-09-27 08:45:30 · 1210 阅读 · 0 评论 -
图像传感器与相机的LVDS高速传输&FPGA解码
在我之前的工作中,主要遇到图像传感器、相机的LVDS视频传输方式分为三种。1)cameralink方式,带参考时钟。cameralink每个信号占用每个周期中的一个bit位;解码时不需要使用同步码。注意事项:解码时钟需通过cameralink参考时钟倍频来产生,不能用本地时钟;出于稳定性考虑,检测上升沿需要检测很大数量之后再开始采集。当然,为了避免麻烦,可以直接用芯片DS90CR288A 2)LVDS方式,带参考时钟,同步码常置的方式。这种方式,需要通过低速接口,先将传感器设置为.原创 2020-09-16 15:34:29 · 4743 阅读 · 0 评论 -
ZYNQ SDK操作AR0144寄存器源码
FPGA操作AR0144毕竟不太灵活,但是如果是用SDK或者linux去访问,那就方便多了。顺便研究了下ZYNQ的ARM的IIC控制器,根据开发板提供的例程,对相关函数进行修改。AR0144的配置网上很多地方都有,不贴代码了,就贴两个关键的读写函数。https://bbs.21ic.com/icview-3024610-1-1.html...原创 2020-09-11 22:51:53 · 532 阅读 · 0 评论 -
Xilinx SDK注销多行的快捷键 notepad++,多行注释,快捷键:
ctrl+/ 注销和取消注销的多行原创 2020-09-11 21:31:21 · 1866 阅读 · 0 评论 -
MT9P031图像传感器模组
原创 2020-09-06 20:42:06 · 749 阅读 · 0 评论 -
ARTIX7 FPGA光纤打印控制
原创 2020-09-06 20:27:19 · 146 阅读 · 0 评论 -
Cameralink Deca模式位分配 10tap/8bit
https://bbs.21ic.com/icview-3021490-1-1.html原创 2020-09-05 11:30:31 · 1564 阅读 · 0 评论 -
MT9P031
原创 2020-09-03 21:55:28 · 434 阅读 · 0 评论 -
ZYNQ+AX58100实现EtherCAT从站功能
原创 2020-09-03 17:37:42 · 1816 阅读 · 5 评论 -
AR0144模组,漂亮耐看
原创 2020-09-02 10:13:03 · 724 阅读 · 2 评论 -
AX58100输出数据无效-问题的解决
AX58100的XML配置修改为16输入/16输出,相信很容易修改;将XML配置加载到EEPROM,相信也很容易。上电,烧写fpga,打开TC,你发现TC的输入值没有问题,但输出值修改后FPGA没响应,你可以做如下尝试(本人如下修改后输出正常,但不保证你一定是这个原因):https://bbs.21ic.com/iclist-119-1.html...原创 2020-09-02 08:52:03 · 1385 阅读 · 0 评论 -
AR0144图像传感器,推荐哟
这颗芯片最便宜的全局图像传感器,值得拥有!!!!AR0144CS 1/4‐inch 1.0 MpCMOS Digital Image Sensorwith Global ShutterDescriptionThe AR0144CS is a 1/4-inch 1.0 Mp CMOS digital image sensorwith an active-pixel array of 1280 (H) × 800 (V). It incorporates a newinnovative gl原创 2020-08-31 10:15:48 · 1702 阅读 · 0 评论 -
VS2015中注销代码段的方法
注释: 先CTRL+K,然后CTRL+C 即需要两次快捷键取消注释: 先CTRL+K,然后CTRL+U原创 2020-08-27 15:24:32 · 919 阅读 · 0 评论 -
FPGA与OPENCV的联合仿真
对于初学者来说,图像处理行业,最佳仿真方式:FPGA+OPENCV,因为OPENCV适合商业化,适合自己写算法。1)中间交互数据介质——txt文档2)fpga写txt文档 reg clk = 0; initial begin forever #5 clk = ~clk; end integer file_out;initialbegin file_out = $fopen("E:\\CANNY\\CANNY\\CANNY.sim\\out_file0.txt");原创 2020-08-26 16:05:47 · 3223 阅读 · 0 评论 -
LIFI光通信——定位系统,源码公布4
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 15:33:18 09/28/2010 // Design Name: // Module Name: dac_inf // Project Name: // Target Devices.原创 2020-08-26 14:24:56 · 222 阅读 · 0 评论 -
LIFI光通信——定位系统,源码公布3
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 15:33:18 09/28/2010 // Design Name: // Module Name: dac_inf // Project Name: // Target Devices.原创 2020-08-26 14:22:27 · 186 阅读 · 0 评论 -
LIFI光通信——定位系统,源码公布2
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 15:33:18 09/28/2010 // Design Name: // Module Name: dac_inf // Project Name: // Target Devices.原创 2020-08-26 14:21:07 · 184 阅读 · 0 评论 -
LIFI光通信——定位系统,源码公布1
`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company: // Engineer: // // Create Date: 10:44:12 07/18/2013 // Design Name: // Module Name: adc_interface // Project Name: // Target D.原创 2020-08-26 14:19:58 · 196 阅读 · 0 评论 -
TLV5620的FPGA控制器,产品拷机测试过
`timescale 1ns / 1ps //********************************************************** //********************************************************** //(1)VO = (NUM/256)*REF*(1+RNG). //(2)data format : A1 A0 RNG D7 D6 D5 D4 D3 D2 D1 D0. //(3)With LOAD high..原创 2020-08-21 10:18:01 · 299 阅读 · 0 评论 -
百兆以太网FPGA实现,ARP+UDP功能,一个采集卡上的程序
因为很多功能揉在一起,没有分模块,比较杂乱,可以参考参考再自己修改! `timescale 1ns / 1ps //////////////////////////////////////////////////////////////////////////// //////////////////////////////////////////////////////////////////////////// module ETH_APP( input CLK50M, inp原创 2020-08-21 10:15:54 · 940 阅读 · 0 评论 -
PC通过USB读写FPGA
`timescale 1ns / 1ps //------------------------------------------------------- // Create Date: 08:57:17 04/22/2012 // Design Name: // Module Name: USB_FPGA //------------------------------------------------------- //pc read 512bytes from c..原创 2020-08-21 10:05:03 · 788 阅读 · 0 评论 -
SRAM FPGA控制,实际产品拷机测试过
`timescale 1ns / 1ps module SRAM_CTRL( output reg fifo_in_rdreq, input fifo_in_rdfull, input [15:0] fifo_in_data, input [5:0] fifo_in_rdusedw, input FCLK_50M, input rst_n, output [17:0] SRAM_ADR, inout [15:0] SRAM_DAT, output SRAM_CSL, outp..原创 2020-08-21 09:21:35 · 189 阅读 · 0 评论 -
DAC7744 FPGA控制 实际产品拷机测试过
`timescale 1ns / 1ps //----------------------------------------------------------- module DAC_CTRL( input FCLK_50M, input rst_n, input [15:0] dac_dataout, output reg [1:0] DAC_ADR, output reg DAC_LOAD, output DAC_RST, output reg DAC_CS_N, outpu..原创 2020-08-21 09:19:50 · 360 阅读 · 0 评论 -
NOR FLASH的测试代码
印象中,测试没问题,因为是某年帮一客户测试用的module FLASH_TEST( clk,//50M=20ns reset_n, key_triger, LED, FLASH_ADDR, FLASH_DQ, FLASH_CE, FLASH_OE, FLASH_WE, FLASH_BY, FLASH_RST_N ); input clk; input reset_n; inp...原创 2020-08-21 09:14:23 · 751 阅读 · 0 评论 -
adc1118 FPGA控制,实际产品用的,已拷机测试
//------------------------------------------------------------------------------ //------------------------------------------------------------------------------ module adc1118 # ( parameter SPI_SCK_CYCLE = 50, parameter SPI_BIT_NUM = 16 )...原创 2020-08-21 09:05:49 · 185 阅读 · 0 评论