Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

最新推荐文章于 2023-12-04 08:30:56 发布
最新推荐文章于 2023-12-04 08:30:56 发布
阅读量2.4w 收藏 125
点赞数 12
分类专栏： FPGA器件架构
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gslscyx/article/details/106245298
版权

引言：本文我们介绍Xilinx 7系列FPGA收发器硬件设计主要注意的一些问题，指导硬件设计人员进行原理图及PCB设计。本文介绍以下内容：

  • GTX/GTH收发器管脚概述
  • GTX/GTH收发器时钟设计
  • GTXGTH收发器电源设计

1.概述

Xilinx 7系列FPGA GTX/GTH收发器是模拟电路，当设计和实现PCB设计需要特殊考虑和注意。这其中涉及器件管脚功能、传输线阻抗和布线、供电设计滤波、器件选择、PCB布线和层叠设计相关内容。

2.管脚描述和设计指导

2.1 GTX/GTH收发器管脚描述

GTX/GTH收发器管脚定义如图1所示。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图1、GTX/GTH收发器管脚定义

图2显示了GTX/GTH收发器外部电源供电连接图，图中电压的供电要求可以参考7系列FPGA器件手册。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图2、GTX/GTH收发器外部电源供电连接图

图3显示了GTX/GTH收发器内部电源连接详细框图。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图3、GTX/GTH收发器内部电源连接详细框图

2.2 端接电阻校准电路

GTX/GTH收发器Quad列中所有Quad共用一个电阻校准电路（RCAL），该电路硬件连接如图4所示。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图4、RCAL电阻PCB布线

RCAL电路仅在FPGA配置器件执行校准功能，在配置前所有模拟电压必须达到7系列FPGA器件手册要求的电压和容忍误差。如果整个GTX/GTH收发器Quad列没有使用，MGTAVTTRCAL和MGTRREF管脚必须接地。外部电阻连接如图4所示，图中电阻精度满足100Ω±1%，PCB布线时满足等长。

2.3 模拟电源供电管脚

GTX/GTH收发器Quad模拟电源在器件封装内部有电源平面，对于某些封装会有多个电源层平面。如果器件封装有多个电源平面，电源供电管脚会有一个“_G#”尾缀标识属于哪个电源层平面。如果所有的Quads没有使用，电源管脚可以悬空或者连接到GND。

3.参考时钟设计

3.1 概述

当为GTX/GTH收发器参考输入时钟选择输入时钟时，需要考虑以下因素：

  • 频率范围
  • 输出电压摆幅
  • 抖动
  • 上升和下降时间
  • 供电和电流
  • 噪声特性
  • 占空比和占空比精度
  • 频率稳定度

图5显示了GTX/GTH差分时钟输入电压摆幅定义。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图5、GTX/GTH差分时钟输入电压摆幅定义

图6显示了差分时钟上升设计和下降时间定义。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图6、差分时钟上升设计和下降时间定义

图7显示了MGTREFCLK输入Buffer详细结构。图中时钟管脚内部上拉至0.8V。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图7、MGTREFCLK输入Buffer详细结构

3.2 GTX/GTH收发器参考时钟检查列表

当为GTX/GTH收发器选择晶振时，以下规则必须满足：

  • 晶振的输出和GTX/GTH收发器Quad时钟输入管脚之间提供AC耦合；
  • 确保参考时钟差分电压摆幅满足Kintex-7 FPGA器件手册DS182和Virtex-7 FPGA器件手册DS183 DC和开关特性要求；
  • 满足和优于Kintex-7 FPGA器件手册DS182和Virtex-7 FPGA器件手册DS183 DC和开关特性要求；
  • 满足和优于GTX/GTH收发器支持的物理层协议要求的参考时钟特性；
  • 遵守晶振供应商的供电，布板布线和噪声特性要求；
  • 提供晶振和GTX/GTH收发器Quad时钟输入管脚之间专用的点对点连接；
  • 保持差分传输线阻抗不连续最小（阻抗不连续会产生时钟抖动）。

4.参考时钟接口

4.1参考时钟接口要求

FPGA收发器GTX/GTH参考时钟接口提供两种连接方式：LVDS（如图8所示）和LVPECL（如图2所示）。我们在选择晶振时，至少要支持其中一种接口输出电平标准。图9所示的电阻值为一般推荐值，实际偏置电阻值需要参考晶振手册。

图8和图9中交流AC耦合电容作用：1）阻断外部晶振和GTX/GTH收发器Quad专用时钟输入管脚之间的DC电流，降低功耗；2）AC耦合电容和参考时钟输入端接构成高通滤波器，衰减参考时钟偏移；3）保持耦合电容两侧共模电压独立，互不干扰。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图8、LVDS晶振和7系列FPGA收发器参考时钟输入接口

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图9、LVPECL晶振和7系列FPGA收发器参考时钟输入接口

如果参考时钟未使用，则参考时钟MGTREFCLKP和MGTREFCLKN应该悬空。

4.电源供电和滤波

4.1 概述

GTX/GTH收发器一般需要三种电源供电：MGTAVCC、MGTVCCAUX和MGTAVTT。GTX/GTH收发器对电源噪声非常敏感，电源噪声会导致收发器性能下降。噪声通常来源于：

  • 电源稳压器噪声
  • 电源分布网络
  • 来自其他电路耦合

每种噪声源在设计和实现时都必须仔细考虑，在FPGA输入管脚测量的总的噪声Vpk-pk不能超过10mV。

正常情况下，GTX/GTH模拟电源最后一级稳压器应该尽量靠近收发器供电管脚，减小稳压器输出管脚和收发器电源输入管脚之间的距离，降低耦合噪声概率。

4.2 电源分布网络和去偶电容

Die去耦电容

Die内部电容主要对高频噪声起滤波作用。

封装去耦电容

7系列FPGA封装有附加的去耦电容。MGTAVCC、MGTAVTT和MGTVCCAUX管脚去耦电容特性如图10所示。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图10、MGTAVCC、MGTAVTT和MGTVCCAUX管脚去耦电容特性

PCB电路板去耦电容

PCB电路板上的去耦电容应该靠近GTX/GTH收发器电源管脚，这些电容减少了PCB电源网络阻抗。电源管脚噪声在10kHz~80MHz带宽内不能超过10mVpp。推荐的PCB电路板去耦电容如图11所示。

Xilinx 7系列FPGA收发器架构之硬件设计指导（一）

图11、推荐的PCB电路板去耦电容

更多其他技术文章可以关注我的微信公众号“FPGA技术实战”，欢迎交流 ！

FPGA技术实战
关注
  • 12
    点赞
  • 踩
  • 125
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
FPGA的那些事之电源设计要求
ONEFPGA的博客
06-09 2895
本文以7系列FPGA举例说明电源设计要求，这些都是我们在看看FPGA技术手册常常关注的设计点，有了这些知识点，再设计自己的电源电路部分或者参考别人设计的电源电路时，就知道怎么去考虑，怎么去理解别人设计的电路，才能够设计出稳定可靠的FPGA供电电源，从而避免在FPGA高低试验过程中 ，因为电源设计问题造成FPGA工作不正常的情况。...
AVT21视频自动跟踪模块
kslc501的专栏
02-24 2万+
AVT21自动视频跟踪稳像模块一、简介 该模块尺寸小、功耗低，内置了多种目标检出跟踪和图像处理算法：质心跟踪算法、相关跟踪算法、边缘跟踪算法、多目标跟踪算法、相位相关跟踪算法、场景锁定跟踪算法及多种算法的组合。该模块使用场景锁定算法实现实时的电子稳像功能。该模块可以通过RS232/422接口与其它设备进行通讯，从而可以使其它设备控制本模块的工作模式并可获得本模块的状态信息。l 
[python爬虫之路day5]：实战之电影天堂2019精选电影爬取
热门推荐
dinnersize的博客
02-17 2万+
**前言：**通过本次学习新掌握以下函数用法。 map（lambda x:x+3,5） .startswith("ads ") .strip() 除去前后空格 a.format(1)用其中的字符填充a中的{} 代码如下： from lxml import etree import requests BASEURL="https://www.dytt8.net" HEADERS={"User-Ag...
电影天堂数据爬取
DragonASDASD的博客
05-10 1万+
# coding: utf-8 import requests from lxml import etree import xlwt headers = { 'User-Agent':'Mozilla/5.0 (Windows NT 10.0; WOW64; rv:52.0) Gecko/20100101 Firefox/52.0' } # 1.url url = 'http://www....
UltraScale Architecture GTY Transceivers 学习
superyan0的博客
12-26 8034
Xilinx UltraScale™体系结构是第一个ASIC类All Programmable体系结构，用于通过智能处理实现每秒几百千兆位的系统性能，同时有效地在芯片上路由和处理数据。基于超大规模体系结构的设备通过使用业界领先的技术创新，包括下一代路由、ASIC类时钟、3D-on-3DIC、多处理器SoC(MPSoC)技术和新的功率降低特性，解决了大量高带宽、高利用率的系统需求。这些设备共享许多构...
xilinx7中管脚mrcc和srcc_Xilinx 7系列FPGA收发器架构之硬件设计指导（一）
weixin_39715834的博客
01-10 700
引言：本文我们介绍Xilinx 7系列FPGA收发器硬件设计主要注意的一些问题，指导硬件设计人员进行原理图及PCB设计。本文介绍以下内容：GTX/GTH收发器管脚概述GTX/GTH收发器时钟设计GTXGTH收发器电源设计1.概述Xilinx 7系列FPGA GTX/GTH收发器是模拟电路，当设计和实现PCB设计需要特殊考虑和注意。这其中涉及器件管脚功能、传输线阻抗和布线、供电设计滤波、器...
7系列FPGA设计全套手册.zip
01-06
《7系列FPGA设计全套手册》是一份全面涵盖赛灵思(Xilinx)7系列FPGA硬件开发的技术资源，旨在为FPGA设计者提供详尽的指导。这份压缩包包含了一系列重要的文档，每一份都专注于一个特定的设计方面。以下是对每个文件...
FPGA设计人员的进阶路线(Xilinx)
08-30
第三，了解Xilinx FPGA芯片：熟悉不同系列的FPGA，如 Spartan、Artix、Kintex、Virtex等，理解它们的资源特性，如查找表（LUT）、触发器（FF）、嵌入式存储器、I/O端口和收发器等。阅读官方文档，尤其是数据手册和...
如何设计实现Xilinx FPGA高速串行接口
07-07
与传统并行丨/技术相比，串行方案提供了更大的带宽、更远的距离、更低的成本和更高的扩展能力，克服了并行l/O设计存在的缺陷在实际设计应用中，采用现场可编程门阵列FPGA实现高速串行接口是一种性价比较高的技术途径...
wp272_XILINXFPGA_
10-02
《XILINXFPGA》——探索Xilinx FPGA的无限可能 在现代电子设计领域，FPGA（Field-Programmable Gate Array，现场可编程门阵列）作为一种高度灵活且功能强大的集成电路，扮演着至关重要的角色。Xilinx作为全球领先的...
Xilinx FPGA入门文档（中文）.zip
05-08
Xilinx 7系列FPGA引入了高性能的收发器，用于高速串行数据传输。这部分内容将涵盖收发器的工作原理、功耗管理、眼图分析、抖动容限以及如何在设计中使用这些收发器，以实现高速接口如PCIe、Gigabit Ethernet等。 3...
插头DP【入门】
jxy859的专栏
09-26 1万+
强烈推荐网址：http://www.notonlysuccess.com/?p=931   hdu 1693 Eat the Trees 多回路的不用判联通状态，二进制即可，转移情况2*2种。 时间O(n*m*2^n)  空间O（n*2^n） /**插头DP**/ #include #include const int maxm=13 ; const int maxn=1<<12;
AVT51自动视频跟踪器
kslc501的专栏
08-16 1万+
 AVT51自动视频跟踪器 1. 概述 AVT51支持标清或高清、模拟或数字或网络等各种视频输入，输入路数2路，操作手柄接口可以是USB或RS232/422串口，实现多目标检测和跟踪、搜索、单目标跟踪、跟踪搜索、图像增强等功能，采用H.265标准压缩算法将当前通道视频压缩后存储及网络输出，存储的视频数据可以通过网络导出；同时根据跟踪处理后的偏差量控制高速球或转台，达
基于xilinx fpga的ofdm通信系统基带设计_仪器设备研制 | 基于AD9361的雷达干扰信号模拟器设计...
weixin_39747577的博客
11-15 821
点击蓝字关注我们基于AD9361的雷达干扰信号模拟器设计Design of radar jamming signal simulator based on AD9361作者单位 罗勇江，杨腾飞西安电子科技大学 电子工程学院，陕西 西安 710071LUO Yongjiang, YANG TengfeiSchool of Electronic Engineering,Xidian Uni...
基于AD936X+Intel FPGA的射频方案
YEYUANGEN的专栏
12-17 1906
Intel 的 Cyclone® V FPGA 采用了 TSMC 的 28-nm 低功耗 (28LP) 工艺进行开发，实现了业界最低的系统成本和功耗，其性能水平使得该器件系列成为突出您大批量应用优势的理想选择。RF模块单板外形图和原理框图如图 5,图6 所示，FPGA采用5CEBA5F23C8N （可以根据客户需要兼容选择5CEBA2、5CEBA4、5CEBA7、5CEBA9），RF XCVR 采用AD9361（可以根据客户需要兼容选择AD9363、AD9364等），模块尺寸名片大小。
用FPGA实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位
最新发布
OpenFPGA的博客
12-04 1089
用FPGA实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位概念全球导航卫星系统（英文：Global Navigation Satellite System，GNSS ），又称全球卫星导航系统，是能在地球表面或近地空间的任何地点为用户提供全天候的3维坐标和速度以及时间信息的空基无线电导航定位系统。其包括一个或多个卫星星座及其支持特定工作所需的增强系统。全球卫星导航系统国际委员会公布的全...
基于xilinx zynq 嵌入式软硬件协同设计实战指南 pdf
07-05
### 回答1： 《基于Xilinx Zynq嵌入式软硬件协同设计实战指南》是一本关于Zynq嵌入式系统设计的参考书籍，它是对Zynq SoC架构和应用的详细介绍。 首先，该书从硬件方面介绍了Zynq SoC的基本架构和组成部分，包括ARM Cortex-A9处理器和可编程逻辑的结合，以及其他外设资源。读者可以了解到Zynq SoC的硬件特性和功能，从而为软件开发做好准备。 其次，该书详细介绍了软件开发环境和工具链的设置，包括Vivado设计套件和SDK软件开发工具。读者可以学习到如何创建并配置一个Zynq项目，以及如何使用SDK工具进行嵌入式软件开发。 此外，该书还介绍了如何在Zynq SoC上进行裸机程序和Linux系统开发。读者可以学习到如何编写裸机程序并将其加载到可编程逻辑和处理器中，以实现硬件软件协同设计。另外，该书还介绍了如何在Zynq SoC上构建Linux系统，并开发基于Linux的应用程序。 最后，该书还包括一些实战案例，通过实际项目的展示，帮助读者更好地理解和应用Zynq SoC。这些案例涵盖了不同的应用领域，如图像处理、通信等，读者可以借鉴这些案例来设计和开发自己的项目。 总的来说，《基于Xilinx Zynq嵌入式软硬件协同设计实战指南》是一本全面介绍Zynq嵌入式系统设计的指南，对初学者和有一定经验的设计师都有很大的帮助。无论是对Zynq SoC的架构和特性感兴趣的读者，还是希望在Zynq平台上开发应用的读者，都可以从中获得对嵌入式软硬件协同设计的深入理解。 ### 回答2： 《基于Xilinx Zynq嵌入式软硬件协同设计实战指南》是一本关于使用Xilinx Zynq芯片进行嵌入式软硬件协同设计的实践指南。本书内容全面且实用，适合初学者和有一定经验的工程师阅读。 首先，本书介绍了Zynq芯片的基本架构和特点，详细解释了其CPU与FPGA之间的协同设计优势。作者通过实例演示了如何利用Zynq芯片进行软硬件协同设计，包括环境搭建、工具使用和开发流程。 其次，本书深入介绍了基于Xilinx Vivado开发套件的FPGA设计流程。作者通过实例展示了如何使用Vivado进行RTL设计、综合、布局布线和生成比特流等步骤。同时，本书还介绍了如何使用Vivado进行IP核的创建和定制，以及如何将IP核集成到FPGA设计中。 此外，本书还介绍了如何使用Xilinx SDK进行软件开发。作者详细介绍了如何创建和配置软件工程、编写驱动程序以及与硬件进行通信的方法。同时，本书还介绍了如何使用Linux作为嵌入式操作系统，并编写应用程序进行与硬件的交互。 最后，本书还探讨了一些高级主题，如系统性能优化、电源管理和调试技巧等。作者提供了大量实践经验和技巧，帮助读者在实际应用中充分发挥Zynq芯片的优势。 总的来说，该书详细介绍了基于Xilinx Zynq芯片的嵌入式软硬件协同设计实践，内容全面且实用，适合想要深入学习和应用Zynq芯片的读者阅读。无论是在学术研究还是工程开发中，本书都是一本宝贵的参考资料。 ### 回答3： 《基于Xilinx Zynq嵌入式软硬件协同设计实战指南》是一本介绍如何使用Xilinx Zynq系列FPGA进行嵌入式软硬件协同设计的实用指南。该书以实战为导向，详细讲解了Zynq系列FPGA的硬件架构、开发环境、软件编程、硬件编程等内容。 在该书中，首先介绍了Zynq系列FPGA的硬件架构，包括ARM Cortex-A9处理器与硬件逻辑的集成，可编程逻辑与外设接口等。接着，根据Zynq开发环境，引导读者配置开发工具，包括Vivado集成开发环境和SDK（Software Development Kit）。 然后，书中重点介绍了Zynq上的软件编程。通过使用C语言和Linux操作系统，读者可以学习如何在ARM Cortex-A9处理器上开发应用程序，并与硬件逻辑进行通信。此外，还介绍了如何使用Peripherals来控制外设，如GPIO（通用输入输出）、UART（通用异步收发器）等。 最后，书中讲解了Zynq上的硬件编程。读者可以学习如何使用Vivado进行硬件设计，通过连接外设和逻辑关系，实现自定义的功能。此外，还介绍了FPGA的时钟与复位管理、外设接口协议等相关知识。 通过该实战指南，读者可以全面了解Zynq系列FPGA的软硬件协同设计流程，并具备进行Zynq嵌入式系统开发的实践能力。无论是对于有一定嵌入式开发基础的工程师，还是对于初学者，这本指南都是一本很好的参考书籍。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA技术实战

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值