Xilinx 7系列FPGA PCB设计指导（二）

引言：我们继续介绍FPGA PCB设计相关知识，本章介绍7系列FPGA的配电系统（PDS），包括去耦电容器的选择、放置和PCB几何结构，并为每个7系列FPGA提供了一种简单的去耦方法。另外，还介绍了PDS的基本设计原则，以及仿真和分析方法。本章包括以下部分：

• PCB去耦电容器
• 基本PDS原则
• 仿真方法
• PDS测量
• 噪声故障排除

1 PCB去耦电容

1.1 各型FPGA器件推荐的PCB去耦电容

表1-1~1-4分别列出了适用于Spartan®-7器件、 Artix™-7器件、 Kintex™-7以及Virtex®-7器件的去耦网络电容参数。在表1-1、表1-2、表1-3和表1-4中，PCB去耦电容器的优化数量假设电压调节器具有稳定的输出电压并满足稳压器制造商的最小输出电容要求。

可以使用这些表中所示方法以外的去偶方法，但去偶网络的设计应满足或超过此处所示简单去偶网络的性能。在100 KHz到10 MHz的频率范围内，备用网络的阻抗必须小于或等于推荐网络的阻抗。

由于设备电容要求随CLB和I/O利用率的变化而变化，因此基于非常高的利用率以每个器件为基础提供PCB去耦指南，以便涵盖大多数用例。资源使用（部分）包括：

1. 80% of LUTs and registers at 245 MHz