利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例

于 2024-04-18 17:30:39 发布
阅读量1.3k 收藏 17
点赞数 4
CC 4.0 BY-SA版权
分类专栏： Xinx FPGA硬件设计 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gslscyx/article/details/137929708

引言：上一篇文章我们介绍了通过添加电阻器、场效应晶体管（FET）开关、电平转换器甚至其他Xilinx FPGA等选项实现HP Bank IO与2.5V/3.3V外设对接的方法。本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换。

1.FPGA与LVDS ADC外设互联

项目设计中采用了两片高速并行LVDS ADC，单片ADC差分对有36对，采样速率最大3Gbps，ADC与K7 FPGA的HR Bank互联。由于Xilinx 7系列FPGA HR Bank的LVDS电平供电VCCO为2.5V，而ADC SPI控制接口电平为1.8V，此时，ADC数据输出LVDS接口可以直接与FPGA互联，而1.8V的SPI接口需要进行电平转换才可与该BANK互联。设计采用TI公司TXS0108芯片实现IO电平转换。

图片

图1：采用TI公司TXS0108芯片实现ADC SPI IO电平转换

2. FPGA与QSPI Flash外设互联

项目中选择的QSPI Flash为MT25QU256ABA1EW7，供电电压1.8V，由于FPGA专用Flash接口IO Bank由于其他外设原因VCCIO需要采用2.5V供电，此时同样也需

了解本专栏 订阅专栏 解锁全文 超级会员免费看
3.3V-1.8V电平转换测试、以TXS0108E、NPN，NMOS方案为例
weixin_56838517的博客
07-26 1572
上述两个模块都测试过，测试结果相似。信号发生器产生3.3Vpp/10K Hz 方波测试1.8V信号输出结果模块出现顶部失真，原因是因为电平转换芯片需要转换的正电压，转换的方波如果没有设置偏置，会导致信号源的方波电平小于电平转换的所需的触发电平导致波形顶部失真。偏置设置为1.65V输出波形正常。但是模块接上负载后波形又出现顶部失真！！！TXS0108采用弱上拉设计（内部约4 kΩ上拉电阻），其驱动能力类似开漏输出，依赖外部负载完成电平转换。
pixhawk硬件设计粗略解析
TLKids的博客
09-04 9916
文章目录前言一、pixhawk是什么？二、pixhawk硬件解析 前言 本片是个人对NFCYv5飞控的硬件设计的个人分析与笔记。为什么要这么做呢？原因很简单，一是对pixhawk硬件组成有更加深入的理解；二是为以后回顾留下一个较全的笔记。这里我选择NFCYv5的硬件原理图来解析，一是因为怒飞老师这款硬件全部开源了；二是原理图的颜色呀风格更合我胃口，感觉看着更舒服。另外需要说明的一点是，就像题目所写的我目前还是个硬件小小白，下面的解析想来必有不少缺漏可称之粗略，所以大佬就不必看了*_*(不过
TI的电压转换芯片TXS0108E在MDIO总线上的运用
Aprilzxs的博客
12-17 7434
TI的电压转换芯片TXS0108E在MDIO总线上的运用 现在在做的板子处理单元使用的是英伟达的xavier模组，利用nxp的SJA1105Q芯片做switch拓展网络，使用的phy是KSZ9031芯片。前期做设计时考虑较少，希望将网络部分独立出来。所以就单独给网络部分供电使用了VDD_ETH_3.3\1.8V\1.2V。因为sja1105每个rgmii接口的供电都是3.3v、1.8v选配的，xavier模组的电压是1.8v的，ksz9031选择了3.3v。这中间就出现了一个问题，ksz9031的SMI总线
TXS0108EPWR引脚说明、参数解读、应用电路图说明分享
weixin_55685390的博客
01-11 1万+
TXS0108EPWR是一款8位非反向转换器芯片，具有两个独立的可配置电源轨。A端口设计用于追踪VCCA引脚的电源电压，VCCA引脚接受1.2至3.6V电源电压。B端口设计用于追踪VCCB引脚的电源电压，VCCB引脚接受任何电源电压介于1.65V和5.5V之间。这两个输入电源引脚允许低压双向转换1.5V、1.8V、2.5V、3.3V和5V电压节点。当输出启用（OE）输入为LOW时，所有输出均置于高阻状态。为确保上电或掉电时的高阻状态，OE应通过下拉电阻连接至GND，电阻的最小值由驱动器的电流源能力决定。
TXB0108 TXS0108E 8-Bit Bidirectional Voltage-Level Translator for Open-Drain and Push-Pull Applicati...
weixin_33716557的博客
09-17 1629
TXS（开漏优化设计），如I2C TXB（上拉优化设计），如SPI TXS0108 has integrated pull-up resistors to save board space and cost in open-drain applications.  The TXS0108 Does NOT need external pullup resistors. The TXS01...
深入揭秘FPGA IO Bank架构（电压域划分与布局规划权威指南）
FPGA的IO Bank是芯片与外部世界交互的关键物理接口单元，其架构设计直接影响系统的电气兼容性、信号完整性与功能可靠性。每个IO Bank由一组共享供电电压（VCCO）的I/O引脚组成，支持多种可配置的IO标准，如LVCMOS、...
FPGA IO Bank电压规划警示：避免电平不匹配的4大功能异常陷阱
FPGA IO Bank电压规划是确保系统可靠性和信号完整性的关键环节，直接影响接口互操作性与硬件安全性。本文系统阐述了FPGA I/O标准、电压匹配机制及Bank供电结构的基本原理，深入分析了电平不匹配引发的过压损伤、信号...
GPIO电平兼容性问题全解：匹配不同电压器件与DSP IO口的6种安全方案
其本质源于不同器件间电压域的不匹配——当一个3.3V输出驱动直接连接至仅支持2.5V输入的MCU引脚时，可能引发过压损坏或逻辑误判。这种跨电压交互不仅涉及静态电平高低，更牵涉动态响应特性如上升时间、负载电容与...
输入_输出引脚匹配难题全解析，破解FPGA平方根电路接口瓶颈的8种策略
FPGA引脚匹配与接口设计在复杂数字系统中面临信号完整性、时序收敛与资源优化等多重挑战，尤其在高精度算术模块如平方根电路中更为突出。本文系统分析了FPGA引脚资源的电气特性与约束机制，构建了基于XDC/SDC的引脚...
TXS0108EPWR，8位双向电压电平转换为漏极开路和推挽应用 [8-BIT BIDIRECTIONAL VOLTAGE-LEVEL
寞水
02-03 4324
寞水
TXS0108双向电平转换芯片用于IIC时的问题
humphreyandkate的博客
03-12 1万+
TXS0108双向电压转换芯片用于IIC时的问题 TXS0108是双向电平转换芯片，在我的案例中用于1.8V电平与3.3V电平的转换。最先，我在3.3V和1.8V的SCL和SDA总线上均使用了4.7kΩ的上拉电阻，上拉到对应的高电平。调试发现SDA出现如下波形： 可以看到图上出现了次高电平。非常不正常。分析后发现，中间四个次高电平都是IIC芯片发出的ACK信号，应该被拉低，但是并没有拉低到0V。导...
TXS0108E面向开漏和推挽应用的 8 位双向电压电平转换
通然物联官方账号
03-21 9343
TXS0108E面向开漏和推挽应用的 8 位双向电压电平转换
txs0108E输出波形失真
qq_43638801的博客
10-15 1492
如图所示，txs0108输入时波形很稳，输出波形失真而且有毛刺，无负载情况下，PCB的画走线很短，不超过5mm？？？求解
txs0108e原理分析
热门推荐
啸风
04-04 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 txs0108e原理分析前言名词解释单稳态触发器原理分析工作过程使用注意事项参考文档 前言 TXS0108是TI公司生产的8通道双向电平转换芯片，这款8 位非反向转换器使用两个独立的可配置电源轨。A 端口跟踪VCCA 引脚的电源电压。VCCA 引脚可接受1.2V 到3.6V 范围内的任意电源电压。B 端口跟踪VCCB 引脚的电源电压。VCCB 引脚可接受1.65V 到5.5V 范围内的任意电源电压。这两个输入电源引脚可实现1.2V、1..
从xilinx FPGA内部学习SelectIO
一个早起的程序员
11-26 1396
（1）IO逻辑资源简介 FPGA的BANK。在7系列的FPGA中，BANK分为HR(High-range)BANK和HP(High-performance) BANK。HP BANK只能支持小于等于1.8V电平标准的I/O信号，HR BANK则支持小于等于3.3V电平标准的I/O信号。HP BANK专为高速I/O信号设计，支持DCI（数控阻抗），而HR BANK则适合更大众化的所有I/O信号设计。 无论是HR或者HP BNANK，每个BANK都包含50个I/O管脚，每个I/O管脚都可配置成输入、输出。每
基于FPGA的QSPI底层驱动代码实现
m0_51575600的博客
09-05 4252
本文所要讲的QSPI，为SPI接口的扩展，Q代表quad即4倍传输的意思，也称为四线制SPI，因此该接口的传输速率将远远快于标准的SPI，其广泛应用于SPI Flash存储介质。本文将通过一个Flash芯片的Datasheet，来详细的描述该如何利用FPGA实现QSPI的通信。
4. MIZ7035 HDMI测试【PCIE视频传输】
vacajk的博客
01-12 7101
1 MIZ7035的HDMI工程建立 将上次用到的MIG_AXI工程拿来进行HDMI的工程建立。 不像ZCU102的开发板那样用GT收发器，MIZ7035的HDMI接口是靠PL的逻辑来实现输入输出的。所以要写RTL代码来做HDMI的编解码。 测了几天MIZ7035的这个板子，遇到了个问题，总结一下。 1 BUFx时钟问题 写这个文档时候我已经测试了一天了，就先将一个比较重要的问题提前抛出
fpgaio口电压
最新发布
03-14
<think>好的，我现在要解决用户关于FPGA IO口电压标准及设置方法的问题。首先，我需要回忆一下之前学过的相关知识，并查看用户提供的参考资料。 用户引用了四个来源，其中引用1提到FPGA的IO口在用户模式前的默认状态，引用2讨论了使用TXS0108芯片进行电压转换，引用3详细列出了常见的逻辑电平标准，比如TTL、CMOS、LVTTL、LVCMOS，还有ZYNQ-7000的例子。引用4则警告未使用IO可能带来的问题，需要设置上拉或下拉。这些信息都很关键，我需要整合到回答中。 首先，用户想知道FPGA IO口的电压标准。根据引用3，常见的标准包括TTL、CMOS、LVTTL、LVCMOS，还有LVDS等差分信号标准。不同的电压标准对应不同的电压范围，比如LVCMOS3.3是0-3.3V，LVDS则是差分信号。此外，不同厂商的FPGA可能有不同的支持情况，比如Xilinx的ZYNQ-7000的PS和PL部分有不同的电平示例，需要具体查阅手册。 然后是设置方法。用户可能需要知道如何在设计时配置这些IO。引用2提到使用电平转换芯片如TXS0108来处理不同外设的电压，比如当FPGA的Bank电压是1.8V，而外设是3.3V时，需要这样的转换器。此外，引用4提醒未使用的IO要设置上拉或下拉，避免信号干扰。在设置过程中，可能需要在开发工具中指定电压标准和电气特性，如Xilinx的Vivado或Intel的Quartus。 需要注意用户可能的应用场景，比如连接不同的外设，如LVDS ADC（引用2），这时候可能需要特定的电平标准。同时，设计时要考虑Bank的供电电压，因为同一Bank的IO必须使用相同的电压标准，否则可能导致问题。例如，如果一个Bank供电为2.5V，那么该Bank的IO只能支持不超过2.5V的标准。 另外，用户可能没有考虑到未使用IO的处理，引用4指出如果不设置，可能会拉低外部信号，导致错误。因此，在回答中需要强调配置未使用IO的重要性，建议设置为高阻态或适当的上拉/下拉。 总结回答的结构：先介绍电压标准，再讲设置方法，包括设计时的配置步骤、硬件连接（如电平转换器）、未使用IO的处理，以及设计注意事项。最后生成相关问题，帮助用户深入理解。 需要确保使用正确的LaTeX格式，行内公式用$...$，独立公式用$$...$$。例如，LVCMOS3.3的电压范围写成$
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA技术实战

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值