Xilinx 7系列FPGA架构之器件配置（二）

引言：本文我们介绍下7系列FPGA的配置接口，在进行硬件电路图设计时，这也是我们非常关心的内容，本文主要介绍配置模式的选择、配置管脚定义以及如何选择CFGBVS管脚电压及Bank14/15电压。

1.概述

Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。配置时序主要与FPGA配置时钟管脚CCLK有关。

表1、7系列FPGA配置模式

注意：1）Slave SelectMAP x16 and x32模式不支持AES比特流加密；2）由于FPGA内部上拉电阻原因，该模式为默认模式。

在表格1中，可以看到，在主配置模式下，CCLK时钟方向为输出，即有FPGA提供时钟，而在从模式下，CCLK时钟方向为输入，即时钟由外部控制器或处理器提供。

2.配置管脚