FPGA与高速ADC接口简介

引言：本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。

1. 高速ADC与处理器互联需要权衡的因素

如图1所示，ADC模数转换器可以与微控制器、DSP、FPGA以及ASIC均可以实现互联，在进行选择时，需要考虑以下因素：设计要求的信号处理和转换器性能、开发成本、IO接口速率、开发的便利性以及器件材料成本。

图1：ADC与处理器互联需要权衡的因素

2. 高速ADC常见的接口形式

（1）并行接口

并行接口又可分为并行CMOS和并行DDR LVDS接口。CMOS并行接口一般速率在150MSPS，DDR LVDS ADC可达420MSPS速率，通常对FPGA接口性能要求不高，在低档FPGA接口实现，但是由于采用并行接口，这种ADC占用的FPGA IO管脚数量较多。

（2）串行LVDS接口

串行LVDS ADC最大速率可≥1Gbps，通常ADC片内