Verilog HDL
关注
分享
扫一扫
文章平均质量分 94
FPGA技术实战
定期更新分享Intel FPGA、Xilinx FPGA基础技术入门开发，开发环境使用技巧，FPGA高级进阶设计，代码风格、时序收敛、器件架构、高速硬件设计等知识，项目中积累的工作经验。打造一个纯粹的FPGA技术爱好者家园，大家相互交流沟通，每位成员都能收获成长与进步。
展开
-
编写高效的Testbench
引言：Testbench是验证HDL设计的主要手段，本文提供了布局和构建高效Testbench的指南以及示例。另外，本文还提供了一种示例，可以为任何设计开发自检Testbench。原创 2024-10-13 19:29:11 · 1218 阅读 · 0 评论 -
Verilog HDL基础知识（一）
引言：本文我们介绍Verilog HDL的基础知识，重点对Verilog HDL的基本语法及其应用要点进行介绍。原创 2024-05-29 21:57:03 · 1046 阅读 · 1 评论 -
Verilog HDL基础知识（二）
引言：本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。原创 2024-06-01 15:20:08 · 1295 阅读 · 0 评论