叮咯咙咚呛36
码龄12年
关注
提问 私信
  • 博客:165,146
    社区:833
    165,979
    总访问量
  • 44
    原创
  • 1,202,466
    排名
  • 167
    粉丝
  • 0
    铁粉

个人简介:NR/LTE MODEM 开发小哥

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:北京市
  • 加入CSDN时间: 2013-01-08
博客简介:

叮咯咙咚呛36的博客

博客描述:
DIGITAL IC DESIGNER
查看详细资料
个人成就
  • 获得87次点赞
  • 内容获得21次评论
  • 获得471次收藏
创作历程
  • 10篇
    2022年
  • 64篇
    2018年
成就勋章
TA的专栏
  • 5G NR
    1篇
  • 处理器相关
    7篇
  • FPGA开发
    13篇
  • Python学习
    15篇
  • Vivado HLS
    1篇
  • IC设计基础之通信背景
    22篇
  • 我的数字IC设计
    6篇
  • IC设计基础之CDC
    2篇
  • IC设计基础之verilog
  • IC设计基础之AMBA
  • IC设计基础之流程
    1篇
  • IC设计基础之验证
    1篇
  • 编码规范素材
    1篇
  • Hisilicon 数字IC设计
兴趣领域 设置
  • 嵌入式
    嵌入式硬件
  • 硬件开发
    硬件工程驱动开发fpga开发dsp开发arm开发基带工程硬件架构
创作活动更多

AI大模型如何赋能电商行业,引领变革?

如何使用AI技术实现购物推荐、会员分类、商品定价等方面的创新应用?如何运用AI技术提高电商平台的销售效率和用户体验呢?欢迎分享您的看法

175人参与 去创作
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 问答
  • 帖子
  • 视频
  • 课程
  • 关注/订阅/互动
  • 收藏
搜TA的内容
搜索 取消

NR R17 标准梳理,再战5G,未来可期(转载)

5G R15 NR
原创
发布博客 2022.06.24 ·
2630 阅读 ·
0 点赞 ·
1 评论 ·
20 收藏

ARM SOC体系结构阅读笔记 四

1 存储器访问速度微处理器,RISC一般有32个32位寄存器,共128字节,访问时间几个ns;片上cache存储器的容量8~32KB之间,访问时间大约为10ns;高性能桌上系统可能有第2级片外cache,几百KB,访问时间几十ns;主存储器可能是几MB到几十MB的动态存储器,访问时间大约100ns;后援存储器,通常是硬盘,几百MB到几个GB,访 问时间为几十ms;2 片上存储器片上RAM:简单便宜功耗低片上RAM使程序员能根据对将来处理工作量的了解来划分RAM的空间;3
原创
发布博客 2022.06.01 ·
272 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

ARM SOC体系结构阅读笔记 三

1 数据处理指令2 乘法指令3 前导0计数将Rd设置为1的最高有效位的位置数。如果Rm为0,则Rd设置为32。4 数据传送指令5 传送指令6 断点指令用于软件调试,使处理器停止执行正常指令而进入相应的调试程序。...
原创
发布博客 2022.05.31 ·
165 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

ARM SOC体系结构阅读笔记 二

ARM指令集1 数据类型ARM支持6种数据类型,指令全是32位的字,且必须时字对准的。8位有符号和无符号字节;16位有符号和无符号字,以2字节的边界对准;32位有符号和无符号字,以4字节的边界对准;2 异常1)异常分类指令执行引起的直接异常,包括软件中的,未定义指令和预取指令中止等指令执行引起的间接异常,包括数据中止(ld/st异常)等外部产生的与指令流无关的异常,包括复位,irq,fiq等2)异常处理-进入与特定的异常相应的操作模式-将引起异常指令的下一
原创
发布博客 2022.05.31 ·
218 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

ARM SOC体系结构阅读笔记 一

1. ARM汇编语言1)简单的寄存器操作ADD r0,r1,r2; 加法,r0 =r1 + r2;ADC r0,r1,r2; 带进位的加法,r0 = r1+r2+CSUB r0,r1,r2; 减法,r0 = r1 -r2;SBC r0,r1,r2; 带进位的减法,r0 = r1 -r2 +C -1RSB r0,r1,r2; 反向减法,r0 = r2 - r1RSC r...
原创
发布博客 2022.05.30 ·
577 阅读 ·
1 点赞 ·
0 评论 ·
5 收藏

asip brochure

发布资源 2022.05.28 ·
pdf

ASIP designer 概论

发布资源 2022.05.28 ·
pdf

现代处理器设计学习笔记(二)

1 流水线局限性1)流水线地每一段可以看作是一个组合逻辑F加上一个锁存器L,信号通过F后在L锁存;T_MAX通过F地最大传输延迟;T_MIN通过F地最小传输延迟;T_L正确建立时钟信号所需要地额外时间,包括必要地建立和保持时间。时钟周期 T > T_MAX - T_MIN + T_LT_MAX - T_MIN可以趋向于0(延长最小传输路径)T_L受整个系统内时钟信号分布影响;性能权衡:流水线深度和价格;2 指令流水线...
原创
发布博客 2022.05.28 ·
204 阅读 ·
0 点赞 ·
0 评论 ·
1 收藏

现代处理器设计学习笔记(一)

1)基本概念ISA:指令集体系结构 Instruction-Set Architecture不同类型的ISA不同点主要集中在如何定义操作类型以及操作数上。ISA定义一套汇编指令,每条指令都指定一种操作类型和一个或多个操作数。2)处理器性能公式指令/程序:instruction/program,特定的程序需要执行的动态指令的数目周期数/指令:cycles/instruction,平均执行每一条指令需要耗费的时钟周期数一般由CPI表...
原创
发布博客 2022.05.26 ·
319 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

MIPS指令集 部分信息收集

重温cpu相关处理,回顾MIPS指令集信息,32bit,从网上摘抄,仅供参考。R系列31-26 25-21 20-16 15-11 10-6 5-0 操作符 源操作数寄存器1 源操作数寄存器2 目的操作数寄存器 位移量 操作符附加段 I系列31-26 25-21 20-16 15-0 操作符 源操作数寄存器 目的操作数寄存器 立即数 J系列...
原创
发布博客 2022.05.24 ·
86 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

vivado错误识别汇总

1)ordered port connections cannot be mixed with named port connection例化 最后多带了,2)
原创
发布博客 2022.05.22 ·
906 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

回归CSDN

海思modem一个周期内不能记录博客,出来回归CSDN,记录一下。
原创
发布博客 2022.05.19 ·
84 阅读 ·
0 点赞 ·
0 评论 ·
0 收藏

LTE学习笔记之CSI(Channel State Information)

基本概念CSI 是信道状态信息, Channel Status Information, 它是一个衡量信道好坏的指标。 有三个参数:CQI,PMI和RI。根据网络状态和配置,这三个参数通过不同形式的组合成为CSI上报,不一定三个参数全都上上报。FAQCSI是一个很复杂的概念,本笔记通过基本问题只是给出基本理解。1. UE如何上传CSI?(1)UE不一定总是发送CSI,甚至可以不发C...
转载
发布博客 2018.11.17 ·
2662 阅读 ·
2 点赞 ·
0 评论 ·
3 收藏

C语言全局变量和局部变量总结

https://blog.csdn.net/u013355826/article/details/53224303 ————————————————————————————————————————————————————————————————————————————— 只有不断的学习,不断的进步,才能不被替代! 只有你的不可替代性才决定你的价值! -----201...
转载
发布博客 2018.08.28 ·
9200 阅读 ·
18 点赞 ·
2 评论 ·
49 收藏

数字后端面试问题(1)

001)Why power stripes routed in the top metal layers?为什么电源走线选用最上面的金属层?因为顶层金属通常比较厚,可以通过较大的电流1.高层更适合globalrouting.低层使用率比较高,用来做power的话会占用一些有用的资源,比如std cell 通常是m1 Pin 。2. EM能力不一样,一般顶层是低层的2~3倍。更适合电源布线。3.一般...
转载
发布博客 2018.07.09 ·
2345 阅读 ·
0 点赞 ·
0 评论 ·
2 收藏

IC设计前端到后端的流程和eda工具

转自https://blog.csdn.net/zhuzhiqi11/article/details/38511739IC前端设计(逻辑设计)和后端设计(物理设计)的区分:以设计是否与工艺有关来区分二者;从设计程度上来讲,前端设计的结果就是得到了芯片的门级网表电路。前端设计的流程及使用的EDA工具如下:1、架构的设计与验证:按照要求,对整体的设计划分模块。   架构模型的仿真可以使用Synopsy...
转载
发布博客 2018.07.09 ·
5489 阅读 ·
5 点赞 ·
0 评论 ·
22 收藏

IC设计基础系列之CDC篇12:异步FIFO设计资源推荐

https://blog.csdn.net/times_poem/article/details/73437984一、来自cnblogs的设计,均参考一篇外文论文。有代码。异步fifo的设计(FPGA)http://www.cnblogs.com/aslmer/p/6114216.html异步FIFO的FPGA实现http://www.cnblogs.com/BitArt/archive/2013...
转载
发布博客 2018.07.09 ·
581 阅读 ·
0 点赞 ·
0 评论 ·
2 收藏

IC设计基础系列之CDC篇3:揭秘《跨时钟域处理》三大方法

来自:http://dengkanwen.com/238.html 跨时钟域处理是FPGA设计中经常遇到的问题,而如何处理好跨时钟域间的数据,可以说是每个FPGA初学者的必修课。如果是还在校的本科生,跨时钟域处理也是面试中经常常被问到的一个问题。在本篇文章中,主要介绍3种跨时钟域处理的方法,这3种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的跨时钟域处理,学会...
转载
发布博客 2018.07.09 ·
2501 阅读 ·
1 点赞 ·
1 评论 ·
20 收藏

LTE网络主要接口包含信息概述

接口类型包含主要信息Uu信令面/用户面1、RRC信令消息;2、测量报告;3、广播消息;4、异常流程X2信令面/用户面1、Inter-eNB 切换;2、eNB直接交换无线质量测量信息S1-MME信令面1、  上下文信息(IP地址、UE能力等);2、  用户身份信息(IMSI或TMSI、GUTI等);3、  切换信息、位置信息(小区、TAC等);4、  E-RAB承载管理信息;5、  NAS信息(用户...
转载
发布博客 2018.05.05 ·
879 阅读 ·
1 点赞 ·
0 评论 ·
1 收藏

linux cp详解

linux复制指定目录下的全部文件到另一个目录中复制指定目录下的全部文件到另一个目录中文件及目录的复制是经常要用到的。linux下进行复制的命令为cp。假设复制源目录 为 dir1 ,目标目录为dir2。怎样才能将dir1下所有文件复制到dir2下了如果dir2目录不存在,则可以直接使用cp -r dir1 dir2即可。如果dir2目录已存在,则需要使用cp -r dir1/. dir2如果这时...
转载
发布博客 2018.05.04 ·
1520 阅读 ·
0 点赞 ·
0 评论 ·
1 收藏
加载更多