数字逻辑实验
文章平均质量分 86
HackerKevn
这个作者很懒,什么都没留下…
展开
-
【上海大学数字逻辑实验报告】七、中规模元件及综合设计
中规模元件及综合设计//掌握中规模时序元件的测试//在Quartus II上设计序列发生器//用74LS161芯片构造模10计数器//在Quartus II设计一个二进制序列01100111发生器//上海大学数字逻辑实验报告原创 2023-12-17 16:22:36 · 5808 阅读 · 63 评论 -
【上海大学数字逻辑实验报告】六、时序电路
上海大学数字逻辑实验报告//时序电路//掌握同步二进制计数器和移位寄存器的原理//用分立元件构成2位同步二进制加计数器//在Quartus II上设计单向移位寄存器//在Quartus II上设计环形计数器//构成3位同步二进制加(减)计数器//用74LS74构成双向移位寄存器原创 2023-12-12 23:05:50 · 4484 阅读 · 41 评论 -
【上海大学数字逻辑实验报告】五、记忆元件测试
上海大学数字逻辑实验报告//记忆元件测试//R-S触发器//D触发器//JK触发器//74LS00芯片构成钟控RS触发器//74LS112实现D触发器//在Quartus II上用D触发器实现JK触发器//用D触发器实现RS触发器的功能//用D触发器实现T触发器的功能//用JK触发器实现D触发器的功能//用JK触发器实现RS触发器的功能//用JK触发器实现T触发器的功能原创 2023-12-09 11:28:58 · 4529 阅读 · 51 评论 -
【上海大学数字逻辑实验报告】四、组合电路(三)
多路选择器74LS151//译码器74LS138//在Quartus II上使用多路选择74LS151设计电路//在Quartus II上使用译码器74LS138设计电路//用最小项表达逻辑函数原创 2023-12-05 09:11:08 · 6662 阅读 · 40 评论 -
【上海大学数字逻辑实验报告】三、组合电路(二)
掌握8421码到余3码的转换//掌握2421码到格雷码的转换//使用Quartus II设计8421码到余3码的转换电路逻辑图//使用Quartus II设计2421码到格雷码的转换电路逻辑图//设计2421码到Gray码的转换电路//设计8421码到余3码的转换电路原创 2023-12-02 17:29:04 · 2532 阅读 · 43 评论 -
【上海大学数字逻辑实验报告】二、组合电路(一)
半加器和全加器的逻辑测试//异或门逻辑功能测试//使用分立元件的异或门和与非门分别构成半加器和全加器,并进行测试//使用Quartus II设计二位全加器//74LS00、74LS86原创 2023-11-29 22:57:45 · 2680 阅读 · 47 评论 -
【上海大学数字逻辑实验报告】一、基本门电路
基本门电路//与非门逻辑功能测试//74LS00//复合门和基本门的关系//原创 2023-11-27 21:14:50 · 4881 阅读 · 40 评论