- 博客(5)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 FPGA配置OV5640摄像头及RGB图像数据采集
本文设计思想采用明德扬至简设计法。在做摄像头数据采集处理之前，需要配置OV5640传感器内部寄存器使其按要求正常工作，详细内容请参见《OV5640自动对焦照相模组应用指南》。首先要关注OV5640的上电时序： 主控制器控制RESET PWDN两个信号按上电时序要求变化，之后允许ov_config模块配置内部寄存器。这里始终将PWDN拉低。实验中将摄像头分辨率设置为720p，即1...
2018-09-09 09:41:56
15277
5
转载 OV7725摄像头图像采集基础知识
目前FPGA用于图像采集 传输 处理 显示应用越来越多，主要原因是图像处理领域的火热以及FPGA强大的并行处理能力。本文以OV7725为例，对摄像头使用方面的基础知识做个小的总结，为后续做个铺垫。 XCLK:工作时钟输入，由主控器产生，频率为24MHz； HREF:行参考信号输出； PCLK:像素时钟输出，由XCLK产生，用于控制器采样图像数据(时钟速率<5n...
2018-09-09 09:17:20
35415
转载 XILINX FPGA 高速收发器 GTP设计初探
XILINX 高速收发器GTP之配置FPGA内嵌收发器相当于以太网中的PHY芯片，但更灵活更高效，线速率也在随着FPGA芯片的发展升级。本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做些简单的总结，以备后续回顾重用。本文是我在读ug482 pg168 官方文档和一些网络资源后的一些个人见解，希望对有需要的朋友有所帮助。我们来逐页分析下IP核配置先导中内容： 1 GT Selec...
2018-09-08 10:53:49
13933
2
转载 MIG IP控制DDR3读写测试
本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIG IP核。网上关于MIG控制DDR的资料很多，因此本文只讲述个人认为较重要的内容。由于MIG IP核用户接口时序较复杂，...
2018-09-08 09:34:01
5964
2
转载 FPGA 图像分层
前言 我们知道，一副图像是有许多个像素组成，而每个像素是一个数值。对不同类型（bmp.jpg）图像其像素数值是不同的。例如一个256灰度级的图像，其每个像素的是用一个8bit的数值表示0至255个灰度范围。实际中，将图像的所有8bit数值分别提取出来，形成8个新的图像，就是图像分层。 MATLAB代码clear;clc;y = imread('C:/Users/...
2018-09-08 09:12:33
403
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人