FPGA
hisense_大致若愚
这个作者很懒,什么都没留下…
展开
-
FPGA FIFO REFERENCE
1.altera fifo IP核使用 verilog代码http://wenku.baidu.com/link?url=0Fse_L33177MqKlUQ1Dlfwguz8bi8-QZ4-fhLZjM08XgAPad9WCbfxbMSBs01frgS8OlV29UT8n6KU1iYwl4-HU7FGRTdgv3thI27HGgs0C2.转载 2015-10-22 14:21:40 · 479 阅读 · 0 评论 -
FIFO的FPGA实现
FIFO队列是一种数据缓冲器,用于数据的缓存。他是一种先入先出的存储器,即最先写入的数据,最先读。FIFO的参数有数据深度和数据宽度。数据宽度是指存储数据的宽度。深度是指存储器可以存储多少个数据。FIFO队列有两个标志位。一个满和一个空标志位。分别表示FIFO是数据写满,还是数据读空。在数据写满状态下,数据写入是不允许的,因此在这个状态下,写入的数据无效。而数据读空状态下,数据读取是不允许的,转载 2015-10-22 14:13:04 · 17733 阅读 · 0 评论 -
异步FIFO的FPGA实现
本文大部分内容来自Clifford E. Cummings的《Simulation and Synthesis Techniques for Asynchronous FIFO Design》,同时加上一些自己的一些理解,有兴趣的朋友可以阅读原文。一、FIFO简介 FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地转载 2015-10-22 13:55:45 · 1850 阅读 · 0 评论 -
PGA系统设计原则和技巧之:FPGA系统设计的3种常用IP模块
9.3FPGA系统设计的3种常用IP模块 FPGA的开发工具软件,如Quartus II、ISE等,一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的,所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。 ·算术类,如乘法器、加法器、除法器等。 ·逻辑门类,如与门、或门、非门等。 ·存储器类,如FIFO、RAM、ROM、移位寄存器等。 ·I转载 2015-10-22 14:23:38 · 2466 阅读 · 0 评论 -
latch的好处坏处总结
1. latch是电平触发,无法实现同步操作,与我们正常的时序逻辑电路设计思路不符。2. latch会对输入电平敏感,受布线延迟影响较大,比较容易导致输出有毛刺产生。 3. latch会导致静态时序分析和DFT会很复杂。4. 在ASIC中使用latch的集成度比DFF高,但在FPGA中正好相反,因为FPGA中没有标准的latch单元,但有DFF单元,一个LATCH需要多个LE才能实现。转载 2015-11-17 10:32:58 · 4889 阅读 · 0 评论 -
FPGA的latch总结
释义在进行FPGA设计的过程中,经常会在编译程序时发现有一些warning提示生成了一些latch.Latch,中文译成锁存器,是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态。锁存,就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存,其次完成高速的控制其与慢速的外设的不同步问题,再其次是解决驱动的问题,最后是解决一个 I/O 口既能输出也能输入的问题。转载 2015-11-17 10:34:28 · 1919 阅读 · 0 评论 -
fpga检测上升沿
检测上升沿的原理:使用高频的时钟对信号进行采样,因此要实现上升沿检测,时钟频率至少要在信号最高频率的2倍以上,否则就可能出现漏检测。具体请参见下面代码。module edge_check(clk, rst_n, signal, pos_edge, neg_edge, both_edge);input clk;input rst_n;input signal;output pos_转载 2015-11-18 21:09:03 · 7591 阅读 · 0 评论 -
关于fpga的复位
上电自动复位原理上很简单,写一个复位模块,等待一段稳定时间,将复位信号拉低一段足够长的时间,再将复位信号拉高。如下Verilog源码,外部按键复位也将作为模块的一个引脚输入,用于异步的全局复位操作,正常的复位操作要进行,必须要求外部有一个短暂的脉冲作用在rst_n信号上,这可以通过按键电路中的RC电路实现。/*********************************转载 2015-11-18 21:11:28 · 1817 阅读 · 0 评论 -
FPGA 中的latch 锁存器
到底什么是锁存器,它是怎么产生的,它到底和寄存器有多少区别,它怎么消除。为什么说他不好? 一,是什么 锁存器是一种在异步时序电路系统中,对输入信号电平敏感的单元,用来存储信息。一个锁存器可以存储1bit的信息,通常,锁存器会多个一起出现,如4位锁存器,8位锁存器。 锁存器在数据未锁存时,输出转载 2015-11-23 17:36:10 · 3231 阅读 · 0 评论