fpga开发板ZYNQ 璞致 PZ7010/7020 邮票孔核心板简介-ZYNQ7000系列小系统学习板

第一章 核心板简介

1.1产品简介

PZ7010/7020 核心板采用 XILINX 公司的 XC7Z010-2CLG400I/XC7Z020-2CLG400I 芯片 作为主控制器，核心板采用 1.27mm 间距连接器与邮票孔兼容方式与母板连接，确保了在强 烈震动的环境下稳定运行、杜绝了连接器方式因老化而造成接触不良。

1.2 产品规格

PZ7010 商业级/ PZ7010 工业级/ PZ7020 工业级核心板规格
主控制器	XC7Z010-2CLG400C	XC7Z010-2CLG400I	XC7Z020-2CLG400I
DDR3/DD3L	512MB	512MB	1GB
QSPI FLASH	16MB
EMMC	4GB	4GB	8GB
启动方式	JTAG/QSPI/SD,板载拨码开关选择
千兆以太网	1 路
用户 LED	2 路
工作电压	5V/1A
IO 数量	PS 侧 24 个 IO PL 侧 94 个 IO	PS 侧 24 个 IO PL 侧 94 个 IO	PS 侧 24 个 IO  PL 侧 118 个 IO
工作温度	0°C~+70°C	-40°C~+85°C	-40°C~+85°C
核心板尺寸、工艺	61x61mm、沉金、1.27mm 间距邮票孔或排针

1.3 产品外观

PZ7010/7020 采用单面摆放器件，所有元件都在正面背面无器件，无需在底板上做镂 空设计。

1.4 产品尺寸

核心板尺寸为 61x61mm，每边有 45 个邮票孔引出，共计 180 个邮票孔，孔间距 1.27mm。

第二章 核心板管脚定义

管脚	管脚名称	管脚位置	管脚说明	管脚	管脚名称	管脚位置	管脚说明
1	GND		地	46	GND		地
2	VDD_5V		5V 电源输入	47	VDD_5V		5V 电源输入
3	GPHY_MDC	C10	1.8V 电压域	48	FPGA_IO_20P_13	Y12	BANK13 Fix 3.3V
4	GPHY_MDIO	C11	1.8V 电压域，已上拉	49	FPGA_IO_20N_13	Y13
5	TXRXP_A		网口差分线	50	FPGA_IO_11P_SRCC_34	U14	BANK34 Fix 3.3V （FPGA_IO_3P_34， 此引 脚为配置脚，内部做了 1K 电阻上拉，使用时需要注 意，MRCC/SRCC为时钟管 脚，既可以做 IO 也可以作 为时钟输入输出）
6	TXRXM_A			51	FPGA_IO_11N_SRCC_34	U15
7	TXRXP_B			52	FPGA_IO_7P_34	Y16
8	TXRXM_B			53	FPGA_IO_7N_34	Y17
9	TXRXP_C			54	FPGA_IO_18P_34	V16
10	TXRXM_C			55	FPGA_IO_18N_34	W16
11	TXRXP_D			56	FPGA_IO_3P_34	U13
12	TXRXM_D			57	FPGA_IO_3N_34	V13
13	GPHY_LED_GREEN		OD 门，上拉接 LED	58	FPGA_IO_6P_34	P14
14	GPHY_LED_YELLOW		OD 门，上拉接 LED	59	FPGA_IO_6N_34	R14
15	nGRST		复位，已上拉 3.3V	60	FPGA_IO_10P_34	V15
16	VREF_JTAG		JTAG 参考电平/3.3V	61	FPGA_IO_10N_34	W15
17	JTAG_TCK		JTAG 时钟	62	FPGA_IO_9P_34	T16
18